多核處理器玩家的“轉(zhuǎn)折點(diǎn)”

　　毋庸置疑，英特爾和AMD在多核技術(shù)上的競賽一直是近年來IT行業(yè)最大的亮點(diǎn)之一。同時(shí)我們也看到，這種多核發(fā)展趨勢(shì)不僅出現(xiàn)在計(jì)算機(jī)領(lǐng)域，在通信、消費(fèi)電子及嵌入式領(lǐng)域，同樣上演著這樣的轉(zhuǎn)變。MIPS陣營對(duì)于多核、多線程的偏愛已有時(shí)日，而像Cavium這樣的“小”型技術(shù)性公司，更是認(rèn)為這個(gè)新的轉(zhuǎn)折點(diǎn)將是促成他們成為“大”型公司的良機(jī)。本期精英訪談，Cavium公司總裁兼首席執(zhí)行官Syed Ali將向我們暢談自己針對(duì)這一變化的觀點(diǎn)。

　　多核技術(shù)成為當(dāng)前一個(gè)熱門發(fā)展方向，您如何看待這一趨勢(shì)？

　　原來的IC，是在速率上的增加，在物理上是有限制的。而多核就沒有這個(gè)限制。所以多核是發(fā)展方向，5～10年后，你會(huì)看到一個(gè)CPU上集成50個(gè)～100個(gè)核。

　　對(duì)于一個(gè)小型的技術(shù)性公司來說，新的技術(shù)轉(zhuǎn)折點(diǎn)對(duì)其是一個(gè)機(jī)會(huì)。對(duì)Cavium來說，多核正是這樣的轉(zhuǎn)折點(diǎn)，如果抓住了這個(gè)機(jī)會(huì)，我們就會(huì)成長為一個(gè)大型公司。

　　Cavium從2001年開始涉及多核產(chǎn)品，最開始做的是一個(gè)網(wǎng)絡(luò)安全的加密解密引擎。那個(gè)時(shí)候技術(shù)上已經(jīng)是多核了，但是我們沒有對(duì)外公布， 而是內(nèi)部使用，軟件也是自己寫的。2005年，我們開始采用新的技術(shù)來做多核芯片，采用開放標(biāo)準(zhǔn)與MIPS架構(gòu)全兼融。

　　Cavium的多核技術(shù)與英特爾、AMD的多核技術(shù)有何區(qū)別？

　　英特爾、AMD是針對(duì)計(jì)算機(jī)應(yīng)用的通用CPU，為通用性計(jì)算設(shè)計(jì)，主頻、Cache、浮點(diǎn)運(yùn)算等都增加了功耗，一般為了增加10％～15％的計(jì)算能力，就會(huì)增加15~20W的功耗。Cavium是針對(duì)嵌入式應(yīng)用，一方面要求功耗低，另一方面與其他元器件的整合性相比要高的多。嵌入式應(yīng)用市場根據(jù)功耗可分為三類，即2～3W、5～10W、20～30W。計(jì)算機(jī)用CPU一般都大于30W，所以在嵌入式應(yīng)用中不理想。但在很多系統(tǒng)中，可能兩種產(chǎn)品都在用，例如使用英特爾的CPU做主控制，Cavium的處理器用來做加速。

　　Cavium目前推出了多個(gè)系列的多核產(chǎn)品，其中的先進(jìn)性和關(guān)鍵特性是什么？

　　我們多核產(chǎn)品包括從1核到16核，可以按照應(yīng)用來區(qū)分，比如低端的應(yīng)用(1～2個(gè)核)，針對(duì)SOHO、家庭網(wǎng)關(guān)等小的網(wǎng)關(guān)；中端是2～8核，是企業(yè)級(jí)的應(yīng)用；高端的應(yīng)用是核心網(wǎng)、接入網(wǎng)等。這樣做的好處是低端到高端的全兼容，做一套軟件，可以適用于所有的應(yīng)用。這些產(chǎn)品主要面向5個(gè)市場：路由器、網(wǎng)絡(luò)安全UTM、無線(3G、4G設(shè)備)、數(shù)據(jù)中心、存儲(chǔ)設(shè)備。在美國的網(wǎng)絡(luò)安全領(lǐng)域，Cavium目前占75％的市場份額。

　　確實(shí)，現(xiàn)在英特爾、AMD等也在做多核，與之相比，我們做法的先進(jìn)性在于：不僅在CPU上多核，而且加了很多系統(tǒng)級(jí)的I/O加速，還有很多應(yīng)用級(jí)的加速。在嵌入式通用MIPS CPU中，我們的系統(tǒng)完整性是最高的。

　　談到我們多核技術(shù)的關(guān)鍵特性，有兩個(gè)方面。一是，我們讓客戶很容易地在多核CPU上使用標(biāo)準(zhǔn)工具開發(fā)自己的產(chǎn)品；二是在多核系統(tǒng)設(shè)計(jì)中，我們用了很多技術(shù)來降低功耗，所以在嵌入式系統(tǒng)中可以實(shí)現(xiàn)最低的功耗。比如，Clock Gating技術(shù)可以智能地控制器件的上電和斷電；另外我們的設(shè)計(jì)性能，不是靠先進(jìn)的生產(chǎn)工藝和超高速主頻，因?yàn)樽钕冗M(jìn)的工藝往往會(huì)漏電，而是用成熟的工藝和最新的架構(gòu)來達(dá)到高性能和低功耗。

　　在MIPS IP基礎(chǔ)上，Cavium在技術(shù)方面有哪些擴(kuò)充？

　　在MIPS授權(quán)的Release 2指令集基礎(chǔ)上，Cavium還加了35條特殊的指令，主要是包處理、網(wǎng)絡(luò)安全、4～7層協(xié)議的處理方面。我們把這些指令添加到編譯器里面，使芯片的處理速度更快。比如我們大幅增加位操作處理速度，原來用戶需要50條指令來完成的操作，現(xiàn)在可能用25條就可以實(shí)現(xiàn)。

　　多線程是MIPS公司Roadmap中未來發(fā)展趨勢(shì)之一，Cavium也會(huì)涉及多線程嗎？

　　芯片設(shè)計(jì)有兩條路：一條路是在同樣的芯片里面，把核設(shè)計(jì)的很高效，且非常小，這樣在同樣的體積下我們可以加更多的核；另外一條路是在一個(gè)核里面加更多的性能，如多個(gè)線程。

　　Cavium走的是第一條路。從許多應(yīng)用觀察和實(shí)測(cè)數(shù)據(jù)來看，我們發(fā)現(xiàn)多個(gè)高效的核比少個(gè)多線程核性能更高。比如多線程對(duì)于Linux的網(wǎng)絡(luò)應(yīng)用，并沒有很多改進(jìn)，而多核會(huì)快很多。從總體評(píng)估，我們還是認(rèn)為多些核更好。

　　Cavium未來有怎樣的多核產(chǎn)品規(guī)劃？

　　多核技術(shù)使眾多新應(yīng)用成為現(xiàn)實(shí)。原來的網(wǎng)絡(luò)是處理1～3層的，那時(shí)網(wǎng)絡(luò)對(duì)包內(nèi)容不關(guān)心；而多核技術(shù)可以做到4～7層包內(nèi)容智能化處理。下一代的網(wǎng)絡(luò)將朝智能方向發(fā)展，除了能把一個(gè)包送到地址，還能知道包的內(nèi)容是什么、優(yōu)先級(jí)如何以及怎樣傳送，這些必須利用多核技術(shù)來實(shí)現(xiàn)。

　　Cavium是多核技術(shù)的領(lǐng)先供應(yīng)商。Cavium的3000系列，提供從1核到16核的產(chǎn)品，這些產(chǎn)品已經(jīng)很成熟，并已全部量產(chǎn)。2007年，Cavium將推出下一代多核產(chǎn)品，即5000系列，這一系列產(chǎn)品會(huì)有更高的主頻、更高的性能和更低的功耗。2008年后，我們會(huì)設(shè)計(jì)再下一代產(chǎn)品，將把多核技術(shù)推向網(wǎng)絡(luò)以外的更多應(yīng)用領(lǐng)域，比如語音、數(shù)據(jù)、圖像處理等等，這些應(yīng)用需要CPU有更強(qiáng)的處理能力、更快的加速器。

　　我們未來的發(fā)展方向，是：更多的內(nèi)核、更快的主頻、更多的協(xié)處理器核加速器、更多的IO接口。我們的志向是在這個(gè)領(lǐng)域做大做強(qiáng)，我們的市場策略是快速發(fā)布新品，平均每個(gè)季度推出一款產(chǎn)品，并以更快的速度更新技術(shù)。

Syed Ali

工作經(jīng)歷

2000-今，Cavium Networks公司總裁、CEO兼董事會(huì)主席；

1998-2000，Malleable Technologies公司市場和銷售副總裁；

1994-1998，三星電子執(zhí)行理事，負(fù)責(zé)閃存和CPU業(yè)務(wù)；

教育背景：

印度Osmania大學(xué)，電子工程學(xué)士學(xué)位；

美國密歇根大學(xué)，電子工程碩士學(xué)位。

作者：羅翠欽