DSP 塊碼生成器輸出“清晰的”VHDL代碼

DSP 塊碼生成器輸出“清晰的”VHDL代碼

Tyder是一家位于英國Belfast的小公司，致力于信號處理和DSP技術(shù)的研發(fā)，既是一個(gè)設(shè)計(jì)公司也是一個(gè)軟件工具供應(yīng)商。它發(fā)布了“ONEoverT Digital Filter Designer”和“Tyd-IP Code Generator” 工具包：它們都是低成本的軟件，設(shè)計(jì)者可以用它來生成可合成的濾波器以及其它DSP函數(shù)，從而在FPGA或ASIC上實(shí)現(xiàn)。 　　對于實(shí)數(shù)FFT(快速傅里葉變換)、復(fù)數(shù)FFT以及FFT反變換，Tyd-IP能夠生成可合成的VHDL代碼，同時(shí)可以產(chǎn)生需要的測試代碼和測試數(shù)據(jù)。它具有設(shè)計(jì)各種濾波器的能力，如加窗的和理想的FIR（有限脈沖響應(yīng)）濾波器，巴特沃斯、切比雪夫I型/II型、橢圓、升余弦和均方根升余弦等IIR（無限脈沖響應(yīng)）濾波器，以及單邊帶濾波器、希爾波特變換器和微分器等。通過綜合有效的分析，設(shè)計(jì)者可以得出不同系數(shù)字長所造成的影響。 　　利用濾波器設(shè)計(jì)模塊輸出的結(jié)果， Tyd-IP軟件可以輸出一系列系數(shù)文件，設(shè)計(jì)者可以輕易地將這些文件同DSP的程序文件結(jié)合在一起。 后續(xù)模塊可以根據(jù)這些數(shù)據(jù)來生成可合成的VHDL代碼，設(shè)計(jì)者就可以利用目前廣泛商用的合成工具包來生成FPGA（現(xiàn)場可編程邏輯陣列）所需的配置文件，或是ASIC所需的門級結(jié)構(gòu)。它所輸出的是完全可讀的、并且附加有注釋的VHDL源文件，使用者可以由此來構(gòu)建自己的可執(zhí)行的IP庫。 　　Tyder公司總經(jīng)理Michael Gallen說，從一定程度上講，正是由于該公司的創(chuàng)建者在現(xiàn)貨IP應(yīng)用中所受到的挫折促成了對這個(gè)工具包的開發(fā)。 “IP經(jīng)常不能正常工作或在某些方面（諸如時(shí)序約束）不能滿足要求，而且當(dāng)我們購買了黑盒子式的IP后，我們沒有辦法檢驗(yàn)VHDL從而防止問題的出現(xiàn)。因此， 我們看到了開發(fā)能夠輸出完全可讀的源代碼的工具的機(jī)會。客戶可以開發(fā)出復(fù)雜的DSP應(yīng)用并且保留相關(guān)的IP。” 　　設(shè)計(jì)可以從在對話框中設(shè)置關(guān)鍵參數(shù)開始。該軟件提供給設(shè)計(jì)者多種選擇（諸如濾波器類型等），每種選擇又有大量的選項(xiàng)提供給設(shè)計(jì)者。設(shè)計(jì)完成后，通過波形仿真可以幫助確定以上操作得到的結(jié)果正是所期望的，從而設(shè)計(jì)者可以充滿信心地對代碼進(jìn)行合成。Tyder的設(shè)計(jì)范例引用了Lenonardo Spectrum作為合成工具，但Gallen表示該工具輸出的完全是標(biāo)準(zhǔn)的VHDL代碼，它可以應(yīng)用于任何的FPGA系列。 　　基本型的濾波器設(shè)計(jì)包售價(jià)為350英鎊（大約500歐元）。能夠輸出VHDL的濾波器設(shè)計(jì)工具包大約1000英鎊（大約1400歐元），而完整的、滿足所有DSP功能的代碼生成包售價(jià)要在2500英鎊左右（大約3500歐元）。Tyder將在設(shè)計(jì)包中增加更多的DSP算法以及面向通訊的算法。用戶可以從該公司的網(wǎng)站下載該軟件并購買許可。