基于VSC8228的高速誤碼測試儀的設(shè)計*

　　摘要： 本文介紹了利用VSC8228完成高速誤碼檢測的實現(xiàn)過程。通過實際使用表明：該方案的實現(xiàn)不僅廉價和使用方便，而且性能可靠。

　　關(guān)鍵詞： 誤碼測試;高速;重定時器;VSC8228

　　引言

　　在數(shù)字通信系統(tǒng)的性能測試中，通常使用誤碼測試儀對其誤碼性能進(jìn)行測量。目前市面上已有多種誤碼測試儀。隨著通信技術(shù)的不斷發(fā)展，通信系統(tǒng)向著工作頻率更高，信號處理更快的方向發(fā)展。在這種情況下，對于高速通信系統(tǒng)性能的檢驗，就需要高速誤碼率測試儀。國內(nèi)廠家的產(chǎn)品,其信號處理速度較低，很難跟上現(xiàn)代通信系統(tǒng)的發(fā)展。國外的產(chǎn)品功能比較完善,處理速度很高,但其價格也相對較高。本文根據(jù)VITESSE公司的VSC8228芯片特點，提出一種可以方便地設(shè)計和制造價廉高速誤碼測試儀的方案，速度可達(dá)4.25Gbps。

　　VSC8228實現(xiàn)誤碼檢測

　　VSC8228可提供的一個雙通道重發(fā)器或重定時器，能應(yīng)用于光纖信道、千兆比特以太網(wǎng)、SONETSDH以及無限帶寬等多個領(lǐng)域。設(shè)備支持速率從125Mbps到4.25Gbps。利用獲得的單一的時鐘頻率，該芯片可以將輸入的串行數(shù)據(jù)在重定時器模式下與本地的參考時鐘同步，或者在重發(fā)器模式下，與從輸入數(shù)據(jù)中提取的時鐘同步。在重定時器模式下，通過增加/減少彈性緩沖器插入/刪除光纖信道填充字來調(diào)整輸入數(shù)據(jù)與本地參考時鐘的時序差異。
表1 piox與復(fù)用模式選項

　　VSC8228芯片主要分為四個主要部分：接收信道(RX)，發(fā)送信道(TX),碼型產(chǎn)生器與檢測器，串行接口。當(dāng)芯片應(yīng)用于SGMII的標(biāo)準(zhǔn)時，接收信道能夠提供一個從數(shù)據(jù)中提取的時鐘，除了這種情況之外，接收信道和發(fā)送信道完全相同。每個信道都有一個輸入緩沖器，時鐘恢復(fù)單元，提供反饋和可編程的輸出驅(qū)動。每個信道可以由各自的內(nèi)部寄存器和硬件I/O口來獨(dú)立控制。VSC8228的狀態(tài)寄存器與控制寄存器的地址從00h到77h，一共128個寄存器，其中部分寄存器為VITESSE公司保留使用。通過設(shè)置相關(guān)寄存器，可以實現(xiàn)誤碼檢測功能。

　　通過差分I/O口，片上輸入/輸出端接，輸入均衡與輸出去重，可以保持高度的信號完整性?？删幊痰妮斎刖怆娐房梢匝a(bǔ)償PCB長線、背板、連接器和電纜上的頻率限制。均衡、去重、輸出驅(qū)動級、數(shù)據(jù)速率以及其他性能都是通過工業(yè)標(biāo)準(zhǔn)串行接口(Two-wire或者SPI)配置的。芯片內(nèi)核與高速I/O口可以由一個1.2V的電源供電，也可是1.8V電源，或者兩者一起供電。采用1.8V的電源供電是為了滿足LVPECL輸出擺動。為了兼容老化的控制器和專用集成電路(ASIC)，TTL控制和標(biāo)準(zhǔn)I/O口可以由1.2V，1.8V，2.5V，3.3V電源中的任意一種供電。

　　從表1中可以看出，PIOx提供三種功能：SPI串行通信、I2C串行通信、引腳可編程模式。因此，可以利用SPI或者I2C總線來完成對VSC8228內(nèi)部寄存器的設(shè)置，而通過對引腳可編程模式可以選擇多種操作模式，比如環(huán)路，旁路，重定時或者重發(fā)，碼型產(chǎn)生和檢測。這些模式可以通過硬件引腳M0、M1、M2、M3或者內(nèi)部芯片模式選擇寄存器來控制。對于大部分模式，RX與TX都可以分別配置為重發(fā)器或者重定時器。而對于實際運(yùn)用，一般將TX與RX信道同時配置為重發(fā)器或者重定時器。在重發(fā)模式下，串行數(shù)據(jù)進(jìn)入CDR，在CDR中時鐘從數(shù)據(jù)中提取出來，數(shù)據(jù)與恢復(fù)的時鐘重新同步。而在重定時模式下，CDR的重定時功能將接收的串行數(shù)據(jù)與本地產(chǎn)生的參考時鐘同步。

　　SPI通信時序如圖1所示，SCK為SPI串行通信時鐘信號，SSN為片選信號，低有效，MOSI為主出從入，MISO為主入從出，它們都與SCK的上升沿同步。在SPI通信時，先傳輸7位地址，后傳輸讀寫控制位OP，OP為0時表示讀，OP為1時表示寫，最后傳輸8位數(shù)據(jù)，故SPI通信的命令字長度為16位。

圖1 SPI通信時序圖

　　通過選擇125M、106.25M、155M或者62.5M、53.125M、77.76M作為本地參考時鐘頻率，VSC8228可運(yùn)用的領(lǐng)域有ESCON/SBCON、OC-3/OC-12/OC-48、快速及千兆比特以特網(wǎng)，以及光纖信道。故其速率最高可達(dá)4×Fibre Channel的4.25Gbps。

　　誤碼檢測功能設(shè)置及BER計算

　　VSC8228的碼型產(chǎn)生器與檢測器可以產(chǎn)生與探測27 、 223、231的偽隨機(jī)碼，40 或 64比特用戶定義碼型以及光纖信號CRPAT、 CJTPAT 、CSPAT碼型。錯誤掩碼使能可以在碼型產(chǎn)生端使某些位發(fā)生錯誤，也可以使檢測端的某些比特產(chǎn)生錯誤，從而實現(xiàn)誤碼插入功能。碼型產(chǎn)生器與碼型檢測器都是互相獨(dú)立的。當(dāng)芯片模式為引腳可編程模式，而M3、M2、M1、M0當(dāng)設(shè)置為0001或者1100時，可以實現(xiàn)誤碼檢測功能。而且此時，TX與RX信道都必須設(shè)置為Retimer模式，即重定時模式。

　　圖2就是當(dāng)M3、M2、M1、M0設(shè)置為0001時，時鐘與數(shù)據(jù)的流向圖，圖中，綠線為數(shù)據(jù)流，藍(lán)線為時鐘。由圖可知，PG模塊(即碼型產(chǎn)生器)產(chǎn)生的PBRS流從TXout流出，需檢測的數(shù)據(jù)流從RXin輸入，由于TX與RX信道都工作在Retimer模式，RX接收的數(shù)據(jù)將與本地時鐘重新同步，同步后，數(shù)據(jù)流進(jìn)入CHK模塊進(jìn)行誤碼檢測。

圖2 重定時模式下的碼型產(chǎn)生器與檢測器

　　VSC8228關(guān)于誤碼檢測的寄存器有8個。寄存器為8比特寬，通過SPI或者I2C串行總線來設(shè)置各寄存器。

　　碼型產(chǎn)生與碼型檢測以及自定義碼型產(chǎn)生與自定義碼型檢測的碼型必須設(shè)置一致。該芯片的誤碼計數(shù)器有32比特寬，可以計數(shù)高達(dá)43億個誤碼。誤碼比較停止有兩種模式：一種是檢測的時間達(dá)到了檢測時間設(shè)定寄存器里的設(shè)定的時間值;另一種是“自由比較”模式，在這種模式下，除非誤碼計數(shù)器記滿或者用戶強(qiáng)制停止，否則誤碼比較將永遠(yuǎn)比較下去。

　　為了計算BER，檢測器有一個40比特的定時器。定時器的時鐘周期為傳輸碼流速率的1/16，在檢測時間設(shè)定寄存器里設(shè)定測試時間，而檢測時間讀回寄存器里的值表示測試剩余時間，每經(jīng)過一個時鐘周期，讀回寄存器里的值就減1。誤碼率是誤碼個數(shù)與總碼個數(shù)的比值?？偞a個數(shù)是檢測時間和速率的乘積。對不同的速率有不同的總數(shù)。計算測試時間與BER的公式如下：

　　(1)

　　BER=誤碼個數(shù)= 誤碼個數(shù)

　　碼總個數(shù) 碼流速率×檢測時間 (2)

　　其中，fs為系統(tǒng)時鐘(串行傳輸碼流速率)。

　　碼型檢測狀態(tài)寄存器中的SYNC位在檢測器與輸入的碼流同步之后就置1，F(xiàn)AIL位置1表示檢測器探測到至少一個比特誤碼，而ECF位只有在誤碼計數(shù)器滿了才會置1，如果SYNCERR位為1，則表示檢測器還未與輸入碼流同步，而檢測控制位已經(jīng)清零，BUSY位在檢測開始之后就一直為1。該位只有以下三種情況下才會清零：

　　·檢測控制位清零，即檢測停止命令;

　　·誤碼計數(shù)器記滿;

　　·定時器的設(shè)定的檢測時間到。

　　狀態(tài)寄存器的各比特位聯(lián)合表示的含義如表2所示。
表2  碼型檢測狀態(tài)寄存器各比特的含義

　　誤碼測試儀的調(diào)試與實現(xiàn)

　　利用VSC8228芯片可以很方便的設(shè)計出一個廉價的高速誤碼測試儀。誤碼儀可分為兩個獨(dú)立的子系統(tǒng)：誤碼測試子系統(tǒng)和人機(jī)界面子系統(tǒng)。測試子系統(tǒng)由VSC8228芯片來實現(xiàn)。它完成偽隨機(jī)碼型的產(chǎn)生，同步及對比檢測，計算出誤碼個數(shù)。人機(jī)界面子系統(tǒng)在整個測試系統(tǒng)中作為系統(tǒng)控制核心單元，通過人機(jī)界面完成系統(tǒng)作業(yè)。以C8051F系列單片機(jī)作為人機(jī)界面硬件的控制部分。對VSC8228芯片的控制、誤碼率的計算以及測試子系統(tǒng)的各狀態(tài)的顯示都通過PC機(jī)的界面來實現(xiàn)。PC界面可采用Delphi語言編寫。

　　整個誤碼測試儀系統(tǒng)方框圖如圖3所示。

圖3 誤碼測試儀系統(tǒng)方框圖

　　由于本誤碼測試儀的工作速率較高，故必須選擇高精度的晶振作為本地參考時鐘。在開發(fā)中，目前選取的晶振是VECTRON公司的VCC6-QAB-125M00，其頻偏小于100ppm，上升時間與下降時間都在2ns左右。

　　C8051F005單片機(jī)是完全集成的混合信號系統(tǒng)級芯片(SoC)，具有與8051兼容的高速CIP-51內(nèi)核，片內(nèi)集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬、數(shù)字外設(shè)及其他功能部件。內(nèi)置FLASH程序存儲器、內(nèi)部RAM，大部分器件內(nèi)部還有位于外部數(shù)據(jù)存儲器空間的RAM，即XRAM，有I2C/SMBus、UART、SPI串行接口。C8051F005單片機(jī)具有片內(nèi)調(diào)試電路，通過JTAG接口可以進(jìn)行非侵入式、全速的在系統(tǒng)調(diào)試。

　　誤碼測試儀的實現(xiàn)過程如下：PC界面通過RS232串口實現(xiàn)與C8051F005的通信，將對VSC8228各寄存器的設(shè)置發(fā)送給F005單片機(jī)，每個控制命令為16比特;單片機(jī)通過SPI口將上位機(jī)發(fā)送過來的控制命令轉(zhuǎn)發(fā)給VSC8228，完成VSC8228的各寄存器的設(shè)置。在將8228從SPI通信模式轉(zhuǎn)到引腳可編程模式后，VSC8228產(chǎn)生PBRS(自定義碼型或光纖信道碼流)，碼流經(jīng)調(diào)試模塊后，輸入到VSC8228的碼型檢測端，檢測端開始進(jìn)行同步，同步完成后，就開始檢測誤碼，并將整個工作過程中的各種狀態(tài)通過檢測狀態(tài)寄存器以及其他狀態(tài)寄存器顯示出來。為了實時的顯示誤碼儀的工作狀態(tài)，單片機(jī)每秒掃描一次各寄存器，將其值通過RS232串口上傳到PC界面。

圖4  誤碼測試儀PC界面

　　本誤碼議的界面開發(fā)，主要基于Delphi平臺。主要采用Delphi的spcomm組件來實現(xiàn)串口通信。它主要實現(xiàn)以下功能：顯示當(dāng)前日期和時間、根據(jù)檢測需要設(shè)置檢測參數(shù)(產(chǎn)生碼型、檢測碼型、速率、輸出去重、擺動輸入均衡、探測門限等)、運(yùn)行時間及BER的計算、控制按鈕及LED顯示檢測狀態(tài)。狀態(tài)燈可以顯示的狀態(tài)有“無信號”，“同步態(tài)”“失同步態(tài)”與“等待態(tài)”等。

　　由于該誤碼儀的工作頻率可高達(dá)4.25Gbps，故在電路設(shè)計中需特別考慮信號完整性問題，嚴(yán)格按高速PCB電路設(shè)計方法來進(jìn)行設(shè)計，如合理的端接，布4層PCB板，利用candence軟件對于關(guān)鍵線路進(jìn)行仿真等。在本誤碼儀的調(diào)試過程中，遇到的問題也主要是由于信號的速度快而引起的。

　　目前本方案的誤碼檢測儀已運(yùn)用于EPON光收發(fā)模塊的連續(xù)碼測試，在與臺灣宜捷威科技的FMTS-3000以及安立的MP1630的測試比較結(jié)果看，本方案的誤碼儀其誤碼數(shù)量級與上述兩種設(shè)備基本一致，但是不能支持突發(fā)誤碼的測試。對突發(fā)誤碼測試的支持是項目組下一步研究的目標(biāo)。

　　結(jié)語

　　VSC8228芯片支持多種速率，內(nèi)置PBRS及其他碼型的產(chǎn)生及探測模塊，本文利用該特點設(shè)計出一種廉價的高速誤碼儀，其測試碼型有27 、223、231的偽隨機(jī)碼，40或64比特用戶定義碼型以及光纖信號CRPAT、CJTPAT、CSPAT碼型，一次可測誤碼高達(dá)43億個，測碼速高達(dá)4.25Gbps。在EPON光收發(fā)模塊中實現(xiàn)了誤碼測試，取得較好的效果，而且功耗低。

　　參考文獻(xiàn)：

　　1. Vitesse Inc.VSC8228 datasheet.www.vitesse.com

　　2. Yongquan Fan, Zeljko Zilic,and Man Wah Chiang.A Versatile High Speed Bit Error Rate Testing Scheme.Quality Electronic Design, 2004. Proceedings. 5th International Symposium on,IEEE2004:395-400

　　3. Wei-Zen Chen;Guan-Sheng Huang.A parallel multi-pattern PRBS generator and BER tester for 40/sup +/ Gbps Serdes applications.Advanced System Integrated Circuits 2004. Proceedings of 2004 IEEE Asia-Pacific Conference on. Aug 2004 Page(s):318-321

　　4. Sharawi, M.S.Practical issues in high speed PCB design.Potentials,IEEE,Volume 23,Issue 2,Apr-May 2004 Page(s):24~27

　　5. 陳偉、劉會衡、黃秋元，EPON突發(fā)式光信號產(chǎn)生及測試系統(tǒng)設(shè)計，武漢理工大學(xué)學(xué)報2005.27(10)，86-88