應用處理器子系統(tǒng)使SoC設計更容易

　　LSI LogIC公司開發(fā)的低功耗處理器架構子系統(tǒng)瞄準GPS導航系統(tǒng)、電子玩具、個人媒體播放器以及許多其它低功耗手持應用。Zevio架構提供了一套完整的支持功能和總線互連，設計人員能夠很容易地開發(fā)SoC解決方案。這種SoC包括一個或多個CPU或DSP內核、視頻支持、2D或3D圖形、64通道 3D/2D音響引擎、USB端口和NAND閃存接口、 SDRAM，以及雙數據速率(DDR)或DDR2 DRAM等IP預驗證模塊中的功能。IP預驗證模塊對于開發(fā)從ARM和ZSP DSP到視頻編解碼器、3D圖形和2D/3D音響處理器的各種電子消費產品器件十分重要，Zevio架構使得產品從概念到原型只需要花6個月。CPU和 DSP內核可以選擇ARM7、ARM9或ARM11，MIPS24K、5Kf和4Ke，以及LSI的ZSP200、400、500和600。

　　基本資源包括存儲控制器、總線仲裁器、中斷控制器、實時時鐘、定時器和看門狗定時器、I2C 接口、串行UART和一些通用I/O(GPIO)引腳，這些功能占用了多層ARM高性能總線(AHB)。CPU、DSP、A/V核心及相關片上存儲器直接連接至多層AHB，總線將多層AHB橋接至另外的AHB主控器和ARM外圍總線(APB)，其它外圍從設備可連接至APB。

　　3D圖形引擎具備可與Sony PlayStation和PlayStation2相媲美的性能水平，它包括獨立的幾何引擎和光引擎，以及渲染引擎(rendering engine)。3D圖形處理器包括的幾何引擎和渲染引擎只需要30萬門，在75MHz運行時，具有每秒1.5M多邊形的峰值性能，采用0.13um工藝，功耗僅為0.25mW/MHz。

　　圖1：Zevio應用處理器架構框圖。

　　3D音響引擎也很節(jié)省功耗，在同樣的時鐘速率下功耗不超過5mW。它包括帶MIDI和sound font支持的64語音合成引擎，以及16種3D語音配置。

　　2D/3D 音響處理器用于有效滿足消費產品的音響合成需求。它支持達48路2D語音和16路3D語音，總共64路語音。音響處理器被設計成工作于24MHz，輸出為 44.1kHz 16位PCM取樣。該處理器僅8萬門，采用0.13um工藝技術，功耗低至0.05mW/MHz。

　　Zevio 架構包括以下外設：4個16位定時器、1個32通道中斷控制器、1個8通道DMA控制器、一個看門狗定時器和1個不需要獨立電源的實時時鐘。存儲控制器以系統(tǒng)總線頻率的兩倍運行，支持低成本16位寬SDRAM接口。先進的電源管理單元(PMU)精確控制時鐘，并將邏輯觸發(fā)減到最少，以降低整個系統(tǒng)的平均功耗。PMU控制片上功率島(power island)，以減少功耗敏感應用的泄漏。

　　Zevio可編程參考板使系統(tǒng)設計人員可以在芯片開發(fā)中，在周期精確級環(huán)境評估SoC，以進行早期軟件開發(fā)，這樣軟件就可馬上用于SoC，大大縮短了產品面市的時間。

　　LSI Logic不但提供硅IP，還與三個戰(zhàn)略伙伴合作：Koto Laboratory提供游戲專業(yè)技術，Access公司提供便攜式瀏覽器技術和實時操作系統(tǒng)，而HI公司提供圖形應用編程接口及支持。

　　圖2：一個基于Zevio架構的電子玩具SoC。