選擇適用于POL架構(gòu)中功率轉(zhuǎn)換的 MOSFET

　　對于電路需要 3.3V 及更低電壓的應(yīng)用，負(fù)載點(diǎn) (POL) 轉(zhuǎn)換器已發(fā)展成為面向這些應(yīng)用的廣受歡迎的解決方案。對此類電壓水平的需求源自對更低內(nèi)核電壓的要求，這樣即使功率保持相同, 對這些轉(zhuǎn)換器的電流要求將會很明顯地增加。

　　自引入 POL 理念以來已建議并使用了許多不同的配置，當(dāng)前尚沒有將高壓(例如 48V)逐步降低到 0.9V 低壓的確定策略。過去使用傳統(tǒng)分布式功率架構(gòu) (DPAs) 從單個“前端轉(zhuǎn)換器”(圖1)提供所有所需的電壓水平。在固定電信應(yīng)用中，48V 的輸入電壓在變壓器隔離的情況下被逐步降低到多種不同的輸出電壓，并且在整個卡或子系統(tǒng)中被分配到需要用電的子電路中。在某些情況下，這會產(chǎn)生圍繞 PCB 循環(huán)的高電流，從而導(dǎo)致高壓降、更高的功耗、較大的 PCB 軌跡，以及較差的穩(wěn)壓性能。IBA 解決方案(圖 2)實(shí)質(zhì)上為兩步轉(zhuǎn)換過程。第一部分類似于 DPA，前端轉(zhuǎn)換器和第二步轉(zhuǎn)換器獲得分布式總線電壓，然后在系統(tǒng)需要用電時將其轉(zhuǎn)換成所需的電壓水平。

　　前端轉(zhuǎn)換器與 POL 轉(zhuǎn)換器效率之間的關(guān)系

　　可用于前端轉(zhuǎn)換器的拓?fù)浣Y(jié)構(gòu)有多種，其中包括回掃、正向諧振復(fù)位、正向有源嵌位復(fù)位、推拉、半橋式及全橋式。在其中的每一種拓?fù)浣Y(jié)構(gòu)中，變壓器均可提供電流隔離，而不是用于存儲電能。因此，無需隔離 POL 轉(zhuǎn)換器，因?yàn)榍岸宿D(zhuǎn)換器已實(shí)現(xiàn)了對它的隔離。其次，根據(jù)所需的電壓水平，POL 轉(zhuǎn)換器可同步降壓或同步升壓，以提供最高的效率。最后，這些控制器還可輕松地實(shí)現(xiàn)最小的尺寸。

　　下一個問題是，對于分布式總線來說，哪種電壓水平將使整個系統(tǒng)實(shí)現(xiàn)最佳效率？標(biāo)準(zhǔn)前端轉(zhuǎn)換器的效率隨輸出電壓的升高而增加。但當(dāng)增加總線電壓時，在使用電壓較低的總線時對應(yīng)的負(fù)載點(diǎn)處需要更高 VDS 額定值的 MOSFET。這依次將需要更高 rDS(on) 的 MOSFET，從而增加了傳導(dǎo)損耗。另一方面，輸出電壓較低的前端轉(zhuǎn)換器意味著，對于相同輸出功率水平，負(fù)載電流更高，損耗更多(在前端轉(zhuǎn)換器中)。但 3.3V 的分布式總線意味著如果系統(tǒng)中需要 3.3V 的電壓水平，則無需轉(zhuǎn)換到 3.3V。此外，到 POL 轉(zhuǎn)換器的更低輸入電壓可極大提高同步轉(zhuǎn)換器的效率，這可能與使用輸出電壓較高的轉(zhuǎn)換器的情況不同。

　　在某些情況下，通過固定輸出電流而不是輸出電壓來設(shè)置前端轉(zhuǎn)換器的參數(shù)可能更加理想。這種情況是可能的，因?yàn)?IBA 可在負(fù)載點(diǎn)轉(zhuǎn)換器實(shí)現(xiàn)穩(wěn)壓，因此分配的中間電壓不必是固定電壓。

　　針對特定應(yīng)用調(diào)整硅片大小

　　POL 轉(zhuǎn)換器中對 MOSFET 的要求完全取決于每種應(yīng)用。尤其是，對高端與低端 MOSFET 的硅片要求完全不同，選擇正確的硅片會極大影響效率。調(diào)節(jié)過程可用于幫助設(shè)計人員確定最適合他們應(yīng)用的硅片。

　　包含 12V 輸入電壓和 1.5V 輸出電壓的典型 POL 同步降壓轉(zhuǎn)換器運(yùn)行情況會產(chǎn)生 12.5% 的低占空比需求。這主導(dǎo)了用于高端及低端器件的硅片物理尺寸。低端器件需要采用足以提供小 rDS(on) 的大尺寸硅片，而高端器件應(yīng)采用足以實(shí)現(xiàn)更短開關(guān)時間從而減少開關(guān)損耗的小尺寸硅片。目前存在輸入電壓接近輸出電壓的其它 POL 應(yīng)用，這些應(yīng)用會產(chǎn)生更高的占空比。在這些情況中，這兩種器件均需要采用尺寸非常小的硅片。因此，對于給定的工藝技術(shù)、MOSFET 單元密度以及硅片的特定可用面積而言，最佳方式是相應(yīng)地調(diào)節(jié)高端開關(guān)與低端開關(guān)的尺寸。

　　圖 3a 顯示了具有 12V 輸入電壓和 1.5V 輸出電壓的同步降壓轉(zhuǎn)換器分析，以及效率如何隨著高端與低端 MOSFET 之間芯片尺寸比率的不同而變化，其中 x 軸針對特定總面積的硅片比率。在這種情況下，芯片尺寸比率是在被標(biāo)準(zhǔn)化成低端器件硅片時加以定義的。當(dāng)芯片比率增加時，開關(guān)損耗顯著增加，而效率逐漸降低。當(dāng)芯片比率降低時，傳導(dǎo)損耗通常會使效率降低。對于這種情況，在效率方面最佳的高端與低端硅片比率為 0.5:1.0。圖 3b 顯示了對相同總硅片面積的相同分析，但采用了 20V 的更高輸入電壓水平。在這種情況下，高端與低端硅片面積的理想比率為 0.3:1.0。了解這一點(diǎn)后，便可針對相應(yīng)的電流水平最大程度地增加低端硅片面積，然后相應(yīng)地調(diào)節(jié)高端器件的面積。對于高占空比的應(yīng)用，例如輸入電壓較低的 POL 轉(zhuǎn)換器，理想的芯片比率為 1.0:1.0。

　　因此，通過針對特定應(yīng)用調(diào)整硅片的大小可獲得極高效的 POL 轉(zhuǎn)換器。圖 4 和圖 5 分別顯示了可實(shí)現(xiàn)低占空比和中等占空比的兩種不同集成器件的效率。

　　日益增加的功率密度

　　對尺寸更小的轉(zhuǎn)換器以及更高功率密度的需求補(bǔ)充了高效 POL 轉(zhuǎn)換器的需求。前者的目標(biāo)可利用高轉(zhuǎn)換頻率來實(shí)現(xiàn)，從而可縮小無源元件的尺寸。另一個實(shí)用戰(zhàn)略是將 MOSFET 與 MOSFET 驅(qū)動器(圖 6)相集成，這可減小總占地面積以及降低寄生電感。圖中顯示了對于等效額定功率，通過集成可將 PCB 面積縮減 60%[1]。

　　更低的寄生電感可使設(shè)計人員以高開關(guān)頻率運(yùn)行，并且不會對效率或開關(guān)瞬態(tài)產(chǎn)生任何重大影響。表 1 中顯示了這些產(chǎn)品的兩個示例。

　　結(jié)語

　　在為 POL 轉(zhuǎn)換器選擇 MOSFET 時需要考慮多種因素；這些包括輸入電壓、負(fù)載電流、輸出電壓、開關(guān)頻率及尺寸。但對于任何分配的電壓水平均可通過處理電路來提高效率。在選擇電壓水平方面沒有標(biāo)準(zhǔn)，但或許當(dāng)對 3.3V 負(fù)載的需求減少時，中間電壓將會提高。表 2 列出了四相解決方案的總損耗，并且顯示了出現(xiàn)這種情況的原因：如按照分析方程2所確定的，與使用 3.3V 總線相比，使用 5V 總線時 40A 負(fù)載的損耗實(shí)際上更小?！?/p>

　　參考文獻(xiàn)：

　　1.  “為電信及數(shù)據(jù)通信應(yīng)用優(yōu)化的特定應(yīng)用 MOSFET”，作者 John Lee, Power Systems World，Power Electronics Technology，馬里蘭巴爾的摩，2005 年 10 月。

　　2.  “通過使驅(qū)動器符合特定 MOSFET 柵極要求以提高功率 MOSFET 的性能”，作者 Jess Brown、Derek Koonce、Jasper Hou，德國紐倫堡，PCIM 2003 年。