簡化頻率比測量的方便電路(04-100)

　　因為Fd和F2彼此不是同步的，所以Qb脈沖的正沿保持Fd時鐘沿變化。但保持Fd<0.5F2，將保證點Qb脈沖在1個Fd時鐘周期到1個時鐘周期間不漏失。因此，每個Fd時鐘產(chǎn)生1個Qb脈沖。Qb脈沖約占空比由下式給出：

　　h=脈沖寬度/周期=1個F2 時鐘脈沖周期/1個Fd時鐘脈沖=Fd/F2

　　由于觸發(fā)器IC是CMOS器件，所以脈沖在地和VDD之間開關轉換。積分器(R1C1)平均Qb脈沖，給出輸出V0=VDD×h。注意，電容器C1必須是低漏電型的。保持VDD=5.000V，則得到V0：

　　V0=5(Fd/F2)=5F1/5F2=F1/F2

　　此電路工作的頻率范圍是0.005≤F1/F2≤2.5，頻率范圍是100Hz≤(F1，F(xiàn)2)≤1MHz，精度0.2%左右(見表1)。對于較高的頻率，用計數(shù)器IC把頻率降到低于1MHz?！?峰)