16 位、105Msps 串行輸出 ADC 節(jié)省 FPGA I/O 引腳

　　2008 年 4 月 14 日 － 北京 － 凌力爾特公司 (Linear Technology Corporation) 推出 16 位、105Msps ADC，為高速 ADC 和 FPGA 之間的數(shù)字通信豎立了一個(gè)簡單的新基準(zhǔn)。LTC2274 的新型高速二線式品行接口極大地減少了一個(gè) 16 位 ADC 和 FPGA 之間所需的數(shù)據(jù)輸入/輸出 (I/O) 線的數(shù)目 (從 16 個(gè) CMOS 或 32 個(gè) LVDS 并行數(shù)據(jù)線減少至一對傳輸速率為 2.1Gbps 的自定時(shí)差分線) ，從而騰出了寶貴的 FPGA 引腳。

　　串行數(shù)據(jù)通信允許簡化布局，需要較少的電路板面積用于布線，同時(shí)允許靈活地橫跨模擬和數(shù)字邊界進(jìn)行布線。在噪聲敏感應(yīng)用中，串行接口在數(shù)字和模擬電路之間提供有效的隔離勢壘，用于消除數(shù)字輸出之間的耦合，以減少數(shù)字反饋。

　　采用 8b10b 編碼、依據(jù)用于數(shù)據(jù)轉(zhuǎn)換器的 JEDEC 串行接口規(guī)范 (JESD204) 對 LTC2274 的輸出數(shù)據(jù)進(jìn)行串行處理，并與很多 FPGA 高速接口兼容，如 Xilinx 公司的 Rocket IO、Altera 公司的 Stratix II GX I/O 和 Lattice 公司的 ECP2M I/O。LTC2274 以 2.1Gbps 速率通信，在目前市場上的所有 ADC 中，這是速率最快的高速串行接口。尖端通信設(shè)備、多通道系統(tǒng)、空間受限設(shè)計(jì)和儀表等應(yīng)用都會(huì)得益于 LTC2274 獨(dú)特的接口和豐富的功能。

　　LTC2274 具有幾種獨(dú)特的功能，可改善系統(tǒng)總體設(shè)計(jì)。就高靈敏度接收器應(yīng)用而言，LTC2274 提供了一個(gè)內(nèi)部透明的高頻抖動(dòng)電路，在低電平輸入信號時(shí)，可將 ADC 的 SFDR 響應(yīng)改善為遠(yuǎn)好于 100dBc。為了避免來自串行數(shù)字輸出的干擾，該器件提供一個(gè)可選的數(shù)據(jù)擾碼器，以使串行鏈路頻譜隨機(jī)化。還提供串行測試碼型以方便串行接口測試。LTC2274 可以 105Msps 的最大采樣率工作，內(nèi)部 PLL 可以配置為鎖定在 3 個(gè)不同的采樣率范圍之一。采用片上時(shí)鐘占空比穩(wěn)定器電路，是為了方便以非 50% 時(shí)鐘占空比周期工作。為模擬和數(shù)字部分提供單獨(dú)的停機(jī)引腳以節(jié)省功率。

　　LTC2274 保持了凌力爾特公司的高性能優(yōu)勢，在基帶具有卓越的 77.5dB 信噪比(SNR) 性能和 100dB 無寄生動(dòng)態(tài)范圍 (SFDR)。80fsRMS 的超低抖動(dòng)以極高的噪聲性能實(shí)現(xiàn)了高達(dá) 500MHz 的輸入頻率欠采樣。LTC2274 采用 3.3V 模擬電源，消耗 1.3W 功率。

　　LTC2274 由于采用串行輸出，因此可以裝入 6mm x 6mm 的 QFN-40 封裝中，這還不到采用并行輸出的類似 16 位 ADC 尺寸的一半。除了 16 位、105Msps LTC2274，引腳兼容的 80Msps 和 65Msps 版本將于今年夏季推出。