4G系統(tǒng)中高速總線互連架構(gòu)的研究與實(shí)現(xiàn)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢
3.2 B3G TDD系統(tǒng)平臺(tái)架構(gòu)的需求分析
本文引用地址：http://www.ex-cimer.com/article/83202.htm?。?）數(shù)據(jù)傳輸帶寬需求
從技術(shù)要求上講，B3G TDD試驗(yàn)網(wǎng)理論上的最高數(shù)據(jù)傳輸速率需要達(dá)到100Mb/s（此處講理論，是因?yàn)閷?shí)際的實(shí)現(xiàn)還會(huì)遇到很多問(wèn)題），而在系統(tǒng)內(nèi)部模塊之間的數(shù)據(jù)（因?yàn)閭鬏數(shù)臄?shù)據(jù)還要進(jìn)行信道編碼，如卷積和擴(kuò)頻）肯定要遠(yuǎn)遠(yuǎn)超過(guò)100Mb/s，而基帶發(fā)送板、基帶接收板與多天線陣列之間的傳輸速率更高，在進(jìn)行系統(tǒng)設(shè)計(jì)時(shí)需要為其預(yù)留較多的帶寬。根據(jù)設(shè)計(jì)，B3G TDD試驗(yàn)系統(tǒng)各功能單板間每條接口鏈路的數(shù)據(jù)傳輸能力需要達(dá)到2Gb/s，以滿足系統(tǒng)各模塊間信息的交互及數(shù)據(jù)傳輸。在傳統(tǒng)通信系統(tǒng)設(shè)備中常用的 CompactPCI架構(gòu)，因?yàn)椴捎貌⑿锌偩€方式，總傳輸帶寬最多1Gb/s，而且是各單元共享此帶寬，遠(yuǎn)遠(yuǎn)不能滿足B3G系統(tǒng)的帶寬需求。
?。?）模塊聯(lián)結(jié)方式
B3G-TDD系統(tǒng)分為很多功能較為獨(dú)立的模塊，各模塊間再通過(guò)高速串行接口完成模塊間的數(shù)據(jù)傳輸互聯(lián)，互聯(lián)通道較多，模塊之間的連接如果過(guò)于復(fù)雜，不但影響開(kāi)發(fā)的效率，而且還會(huì)在進(jìn)行系統(tǒng)連調(diào)時(shí)造成很多不可預(yù)知的問(wèn)題。因此B3G TDD系統(tǒng)需要一種配置靈活且便于擴(kuò)展的總線架構(gòu)，使各模塊之間的互連需要有穩(wěn)定的高速數(shù)據(jù)傳輸功能的同時(shí)，還需要接口比較易于實(shí)現(xiàn)和連調(diào)。
?。?）系統(tǒng)耦合度
根據(jù)系統(tǒng)的總體框架設(shè)計(jì)和模塊分配，需要系統(tǒng)各模塊功能比較獨(dú)立，特別是研發(fā)各小組所負(fù)責(zé)模塊之間的連結(jié)接口既要完成數(shù)據(jù)傳輸，又要易于實(shí)現(xiàn)與連調(diào)。
?。?）可擴(kuò)展性
B3G TDD實(shí)驗(yàn)系統(tǒng)尚處于研發(fā)中，整體的架構(gòu)上未能完全定稿，系統(tǒng)的處理能力還能得到很大的擴(kuò)展，因此采用的平臺(tái)架構(gòu)需要模塊化和可擴(kuò)展性強(qiáng)。
?。?）時(shí)鐘系統(tǒng)
對(duì)于B3G TDD實(shí)驗(yàn)系統(tǒng)來(lái)說(shuō)，系統(tǒng)的同步是非常重要的，因此所設(shè)計(jì)的架構(gòu)需要有很強(qiáng)的時(shí)鐘同步功能。
4、解決方案
鑒于B3G TDD系統(tǒng)需要一套支持高數(shù)據(jù)吞吐率，高兼容性（兼容各種協(xié)議）并具備高可靠性、可擴(kuò)展性和智能性的模塊化通用硬件平臺(tái)資源，目前通用的并行總線架構(gòu)的CPCI結(jié)構(gòu)已經(jīng)不能滿足系統(tǒng)的需求，因此，本系統(tǒng)選用先進(jìn)電信計(jì)算機(jī)架構(gòu)（ATCA）[3]-[6]作為系統(tǒng)硬件平臺(tái)的物理承載，并采用高速的串行接口來(lái)完成各模塊間巨量的數(shù)據(jù)傳輸；由于國(guó)際上尚未制定具體的4G標(biāo)準(zhǔn)，因此也不可能有B3G TDD系統(tǒng)專用的基帶處理芯片，只能采用高性能的FPGA芯片完成很多復(fù)雜的數(shù)據(jù)處理和算法實(shí)現(xiàn)的功能，因此，選用內(nèi)嵌有千兆位串行收發(fā)器核的FPGA芯片有利于試驗(yàn)系統(tǒng)中數(shù)據(jù)處理部分與模塊間高速數(shù)據(jù)傳輸接口部分的無(wú)縫結(jié)合，而各模塊均采用相同的高速串行接口，如RocketlO[7]，能簡(jiǎn)化系統(tǒng)各單元之間的互連協(xié)議，顯著地提高系統(tǒng)的開(kāi)發(fā)效率。具體的解決方案：系統(tǒng)框架結(jié)構(gòu)和連接背板采用先進(jìn)的電信計(jì)算機(jī)架構(gòu)體系（ATCA），對(duì)ATCA架構(gòu)交換接口的全網(wǎng)格拓?fù)浣Y(jié)構(gòu)進(jìn)行改進(jìn)以滿足B3G TDD系統(tǒng)的需求；引入高速串行接口RocketlO（單路支持傳輸速率高達(dá)3.125Gb/s）作為ATCA的交換接口，來(lái)完成系統(tǒng)各模塊間高速數(shù)據(jù)傳輸?shù)幕ミB工作，通過(guò)將兩種先進(jìn)的技術(shù)相結(jié)合來(lái)搭建一種高性能的B3G TDD系統(tǒng)硬件平臺(tái)架構(gòu)。
4.1 ATCA架構(gòu)的拓?fù)湓O(shè)計(jì)與配置
圖1介紹了B3G TDD基站端基帶處理系統(tǒng)硬件總體架構(gòu)。在基站端涉及到很多系統(tǒng)模塊的互連問(wèn)題，本小節(jié)在此主要討論各模塊之間的互連的拓?fù)浣Y(jié)構(gòu)，各模塊單板上的硬件設(shè)計(jì)等就不做詳細(xì)的敘述。ATCA架構(gòu)交換接口的拓?fù)浣Y(jié)構(gòu)從主要分為兩種：星型結(jié)構(gòu)和全網(wǎng)格結(jié)構(gòu)，結(jié)構(gòu)圖如圖2所示：
圖2 交換接口互聯(lián)拓?fù)?/strong>
鑒于B3G TDD實(shí)驗(yàn)系統(tǒng)中各模塊之間數(shù)據(jù)傳輸速率比較高，如果采用星型結(jié)構(gòu)，那么兩端節(jié)點(diǎn)之間的傳輸速率將要求太高，同時(shí)各模塊之間如果全部通過(guò)節(jié)點(diǎn)連接，將不可避免的影響系統(tǒng)的整體性能，而且此類結(jié)構(gòu)也不適合B3G TDD硬件平臺(tái)的系統(tǒng)架構(gòu)。此外，B3G TDD系統(tǒng)各模塊之間基本上都需要有高速接口互連，而不是都與一個(gè)總的模塊互連，因此，本系統(tǒng)采用的是全網(wǎng)格的拓?fù)浼軜?gòu)，保證每?jī)蓚€(gè)模塊之間都至少有四個(gè)高速互連通道。
雖然采用網(wǎng)格拓?fù)浣Y(jié)構(gòu)，但是各單板插槽之間的互連并不是對(duì)稱的，一般還是將與臨近模塊互聯(lián)通道多的模塊單板放在ATCA架構(gòu)的邏輯槽1、2的位置。
具體如下：將基站端所需要高速串行接口連接最多的模塊交換/時(shí)頻時(shí)序板和基帶發(fā)送板分別置于邏輯交換槽1、2位置，他們與多天線接受陣列、多天線發(fā)送陣列、基帶接收板、MAC處理/接口板之間利用Fabric InterFace高速互連。各單元之間的互連采用RocketlO接口，每個(gè)MGT（RocketlO）均工作于2Gb/s，參考時(shí)鐘為100MHz。
評(píng)論