4G系統(tǒng)中高速總線互連架構(gòu)的研究與實現(xiàn)

　　　　3.2　B3G TDD系統(tǒng)平臺架構(gòu)的需求分析

　?。?）數(shù)據(jù)傳輸帶寬需求

　　從技術(shù)要求上講，B3G TDD試驗網(wǎng)理論上的最高數(shù)據(jù)傳輸速率需要達到100Mb/s（此處講理論，是因為實際的實現(xiàn)還會遇到很多問題），而在系統(tǒng)內(nèi)部模塊之間的數(shù)據(jù)（因為傳輸?shù)臄?shù)據(jù)還要進行信道編碼，如卷積和擴頻）肯定要遠遠超過100Mb/s，而基帶發(fā)送板、基帶接收板與多天線陣列之間的傳輸速率更高，在進行系統(tǒng)設(shè)計時需要為其預留較多的帶寬。根據(jù)設(shè)計，B3G TDD試驗系統(tǒng)各功能單板間每條接口鏈路的數(shù)據(jù)傳輸能力需要達到2Gb/s，以滿足系統(tǒng)各模塊間信息的交互及數(shù)據(jù)傳輸。在傳統(tǒng)通信系統(tǒng)設(shè)備中常用的 CompactPCI架構(gòu)，因為采用并行總線方式，總傳輸帶寬最多1Gb/s，而且是各單元共享此帶寬，遠遠不能滿足B3G系統(tǒng)的帶寬需求。

　?。?）模塊聯(lián)結(jié)方式

　　B3G-TDD系統(tǒng)分為很多功能較為獨立的模塊，各模塊間再通過高速串行接口完成模塊間的數(shù)據(jù)傳輸互聯(lián)，互聯(lián)通道較多，模塊之間的連接如果過于復雜，不但影響開發(fā)的效率，而且還會在進行系統(tǒng)連調(diào)時造成很多不可預知的問題。因此B3G TDD系統(tǒng)需要一種配置靈活且便于擴展的總線架構(gòu)，使各模塊之間的互連需要有穩(wěn)定的高速數(shù)據(jù)傳輸功能的同時，還需要接口比較易于實現(xiàn)和連調(diào)。

　?。?）系統(tǒng)耦合度

　　根據(jù)系統(tǒng)的總體框架設(shè)計和模塊分配，需要系統(tǒng)各模塊功能比較獨立，特別是研發(fā)各小組所負責模塊之間的連結(jié)接口既要完成數(shù)據(jù)傳輸，又要易于實現(xiàn)與連調(diào)。

　?。?）可擴展性

　　B3G TDD實驗系統(tǒng)尚處于研發(fā)中，整體的架構(gòu)上未能完全定稿，系統(tǒng)的處理能力還能得到很大的擴展，因此采用的平臺架構(gòu)需要模塊化和可擴展性強。

　　（5）時鐘系統(tǒng)

　　對于B3G TDD實驗系統(tǒng)來說，系統(tǒng)的同步是非常重要的，因此所設(shè)計的架構(gòu)需要有很強的時鐘同步功能。

　　4、解決方案

　　鑒于B3G TDD系統(tǒng)需要一套支持高數(shù)據(jù)吞吐率，高兼容性（兼容各種協(xié)議）并具備高可靠性、可擴展性和智能性的模塊化通用硬件平臺資源，目前通用的并行總線架構(gòu)的CPCI結(jié)構(gòu)已經(jīng)不能滿足系統(tǒng)的需求，因此，本系統(tǒng)選用先進電信計算機架構(gòu)（ATCA）[3]-[6]作為系統(tǒng)硬件平臺的物理承載，并采用高速的串行接口來完成各模塊間巨量的數(shù)據(jù)傳輸；由于國際上尚未制定具體的4G標準，因此也不可能有B3G TDD系統(tǒng)專用的基帶處理芯片，只能采用高性能的FPGA芯片完成很多復雜的數(shù)據(jù)處理和算法實現(xiàn)的功能，因此，選用內(nèi)嵌有千兆位串行收發(fā)器核的FPGA芯片有利于試驗系統(tǒng)中數(shù)據(jù)處理部分與模塊間高速數(shù)據(jù)傳輸接口部分的無縫結(jié)合，而各模塊均采用相同的高速串行接口，如RocketlO[7]，能簡化系統(tǒng)各單元之間的互連協(xié)議，顯著地提高系統(tǒng)的開發(fā)效率。具體的解決方案：系統(tǒng)框架結(jié)構(gòu)和連接背板采用先進的電信計算機架構(gòu)體系（ATCA），對ATCA架構(gòu)交換接口的全網(wǎng)格拓撲結(jié)構(gòu)進行改進以滿足B3G TDD系統(tǒng)的需求；引入高速串行接口RocketlO（單路支持傳輸速率高達3.125Gb/s）作為ATCA的交換接口，來完成系統(tǒng)各模塊間高速數(shù)據(jù)傳輸?shù)幕ミB工作，通過將兩種先進的技術(shù)相結(jié)合來搭建一種高性能的B3G TDD系統(tǒng)硬件平臺架構(gòu)。

　　4.1　ATCA架構(gòu)的拓撲設(shè)計與配置

　　圖1介紹了B3G TDD基站端基帶處理系統(tǒng)硬件總體架構(gòu)。在基站端涉及到很多系統(tǒng)模塊的互連問題，本小節(jié)在此主要討論各模塊之間的互連的拓撲結(jié)構(gòu)，各模塊單板上的硬件設(shè)計等就不做詳細的敘述。ATCA架構(gòu)交換接口的拓撲結(jié)構(gòu)從主要分為兩種：星型結(jié)構(gòu)和全網(wǎng)格結(jié)構(gòu)，結(jié)構(gòu)圖如圖2所示：

圖2　交換接口互聯(lián)拓撲

鑒于B3G TDD實驗系統(tǒng)中各模塊之間數(shù)據(jù)傳輸速率比較高，如果采用星型結(jié)構(gòu)，那么兩端節(jié)點之間的傳輸速率將要求太高，同時各模塊之間如果全部通過節(jié)點連接，將不可避免的影響系統(tǒng)的整體性能，而且此類結(jié)構(gòu)也不適合B3G TDD硬件平臺的系統(tǒng)架構(gòu)。此外，B3G TDD系統(tǒng)各模塊之間基本上都需要有高速接口互連，而不是都與一個總的模塊互連，因此，本系統(tǒng)采用的是全網(wǎng)格的拓撲架構(gòu)，保證每兩個模塊之間都至少有四個高速互連通道。

　　雖然采用網(wǎng)格拓撲結(jié)構(gòu)，但是各單板插槽之間的互連并不是對稱的，一般還是將與臨近模塊互聯(lián)通道多的模塊單板放在ATCA架構(gòu)的邏輯槽1、2的位置。

　　具體如下：將基站端所需要高速串行接口連接最多的模塊交換/時頻時序板和基帶發(fā)送板分別置于邏輯交換槽1、2位置，他們與多天線接受陣列、多天線發(fā)送陣列、基帶接收板、MAC處理/接口板之間利用Fabric InterFace高速互連。各單元之間的互連采用RocketlO接口，每個MGT（RocketlO）均工作于2Gb/s，參考時鐘為100MHz。