基于PCI總線的GP-IB接口電路設(shè)計(jì)

摘要： 主要介紹作為從設(shè)備如何根據(jù)PCI總線協(xié)議設(shè)計(jì)PCI總線接口電路，從而實(shí)現(xiàn)基于PCI總線的GP-IB接口電路設(shè)計(jì)，重點(diǎn)闡述PCI總線接口狀態(tài)機(jī)的設(shè)計(jì)。

關(guān)鍵詞： PCI；狀態(tài)機(jī)；GP-IB；EPLD

前言

　　基于PCI總線的GP-IB接口電路框圖如圖1所示，工控機(jī)采用PCI-104堆棧結(jié)構(gòu)，通過(guò)PCI總線和EPLD相連，數(shù)據(jù)總線為32bit，傳輸速率為33MHz。EPLD完成PCI總線接口電路的設(shè)計(jì)和NAT9914接口芯片的控制，通過(guò)驅(qū)動(dòng)芯片75160和75162完成GP-IB的接口通信。在此重點(diǎn)介紹EPLD內(nèi)部電路設(shè)計(jì)?！?/p>本文引用地址：http://www.ex-cimer.com/article/84339.htm

圖1  GP-IB接口電路結(jié)構(gòu)框圖

EPLD內(nèi)部電路設(shè)計(jì)

　　PCI局部總線很復(fù)雜，PCI局部總線也在不斷的發(fā)展中，現(xiàn)在已經(jīng)衍生有CPCI、PCI EXPRESS等總線標(biāo)準(zhǔn)。PCI局部總線定義的功能很強(qiáng)大，當(dāng)然如果需要將所有的PCI局部總線的要求都能實(shí)現(xiàn)，購(gòu)買PCI局部總線的專用集成電路或IP核是最佳選擇，因?yàn)镻CI局部總線的硬件設(shè)計(jì)過(guò)于龐大，全部實(shí)現(xiàn)有一定的難度。如果設(shè)備只是作為從設(shè)備，根據(jù)設(shè)計(jì)要求實(shí)現(xiàn)起來(lái)也不是很復(fù)雜，很多功能如仲裁、邊界掃描及錯(cuò)誤報(bào)告等功能就可以不用實(shí)現(xiàn)，甚至像奇偶校驗(yàn)、重試、突發(fā)傳輸?shù)裙δ芤部梢圆挥脤?shí)現(xiàn)。

　　根據(jù)GP-IB接口卡的功能，本文主要介紹在EPLD中實(shí)現(xiàn)PCI總線接口電路的設(shè)計(jì)，并且能夠正確操作GP-IB總線協(xié)議的控制芯片NAT9914。EPLD的容量較小，我們采用XILINX公司的XC95288XL器件，只有288個(gè)宏單元，經(jīng)過(guò)設(shè)計(jì)優(yōu)化，最終成功裝載。其實(shí)現(xiàn)原理框圖如圖2所示。

圖2  EPLD內(nèi)部電路框圖

　　PCI接口信號(hào)設(shè)計(jì)
　　設(shè)計(jì)PCI接口信號(hào)很關(guān)鍵，PCI總線規(guī)范定義的信號(hào)很多，在設(shè)計(jì)過(guò)程中必須有所取舍。下面按照PCI總線規(guī)范的要求，根據(jù)設(shè)計(jì)電路的實(shí)際需求，設(shè)計(jì)如下接口信號(hào)：
Rst : 上電復(fù)位信號(hào)，低電平有效。
　　
　　Clk : 時(shí)鐘信號(hào)33MHz。
　　Cbe[3..0] : 命令、字節(jié)使能信號(hào)。
　　Ad[31..0] : 地址、數(shù)據(jù)多路復(fù)用的三態(tài)輸入/輸出信號(hào)。
　　Frame : 幀周期信號(hào)，由主設(shè)備驅(qū)動(dòng)，表示當(dāng)前主設(shè)備一次交易的開始和持續(xù)時(shí)間。
　　Irdy : 主設(shè)備準(zhǔn)備好信號(hào)。
　　Trdy : 從設(shè)備數(shù)據(jù)準(zhǔn)備好信號(hào)。
　　Devsel : 從設(shè)備被選中響應(yīng)信號(hào)。
　　Inta ：從設(shè)備中斷請(qǐng)求，低有效。

　　在設(shè)計(jì)時(shí)舍棄的信號(hào)有：Par、Stop、Perr、Serr、Req、Gnt。   

　　GP-IB接口芯片控制信號(hào)設(shè)計(jì)

　　根據(jù)電路要求，設(shè)計(jì)如下接口信號(hào)，用來(lái)完成對(duì)NAT9914和驅(qū)動(dòng)芯片的控制，實(shí)現(xiàn)PCI到GP-IB接口的轉(zhuǎn)換。

　　Target_clk: GP-IB接口控制芯片時(shí)鐘，本方案設(shè)計(jì)為33MHz時(shí)鐘的8分頻。
　　Target_rst：復(fù)位脈沖信號(hào)，低電平復(fù)位。
　　Target_ce: 讀寫使能，高電平為讀，低電平為寫。
　　Target_sc：標(biāo)識(shí)GP-IB接口卡作為控者，還是作為普通器件。
　　Target_we：寫使能控制，低電平有效。
　　Target_int_l：控制芯片中斷輸出，低電平有效。
　　Target_abus：有效地址輸出。
　　Target_dbus：三態(tài)數(shù)據(jù)輸入/輸出總線。
　　
電路優(yōu)化設(shè)計(jì)

　　圖2給出了PCI總線接口電路的原理框圖，由于EPLD容量較小，在設(shè)計(jì)時(shí)必須盡量減少不必要的電路設(shè)計(jì)，并對(duì)電路設(shè)計(jì)進(jìn)行優(yōu)化，下面給出各電路模塊的功能設(shè)計(jì)：

　　譯碼電路
　　PCI總線命令編碼方式有12種，在本設(shè)計(jì)中我們只實(shí)現(xiàn)配置讀、配置寫、存儲(chǔ)器讀和存儲(chǔ)器寫四種編碼交易類型。譯碼功能電路工作在地址周期，包括命令譯碼、地址譯碼和命令/地址鎖存等三項(xiàng)功能。在Frame變低的第一個(gè)時(shí)鐘周期內(nèi)，譯碼電路對(duì)來(lái)自主設(shè)備的命令Cbe[3..0]進(jìn)行譯碼，并向狀態(tài)機(jī)控制模塊發(fā)出是配置讀寫還是存儲(chǔ)器讀寫命令，同時(shí)鎖存地址。

　　配置寄存器
　　在PCI規(guī)范中，配置空間是一個(gè)容量為256字節(jié)并具有特定記錄結(jié)構(gòu)或模型的地址空間，該空間又分為頭標(biāo)區(qū)和設(shè)備有關(guān)區(qū)兩部分。在配置寄存器中不用的寄存器當(dāng)CPU讀的時(shí)候,將默認(rèn)為零。

　　重試
　　GP-IB控制芯片寄存器響應(yīng)完全能夠滿足PCI規(guī)范的要求，不需要進(jìn)行重試，這部分功能不再實(shí)現(xiàn)。

　　奇偶校驗(yàn)
　　在BIOS中可以對(duì)奇偶校驗(yàn)進(jìn)行屏蔽和開放，為了減少設(shè)計(jì)的復(fù)雜性，奇偶校驗(yàn)功能在EPLD中沒有實(shí)現(xiàn)，在BIOS中進(jìn)行了屏蔽。