<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 用FPGA實現(xiàn)低成本實時深度感知

          用FPGA實現(xiàn)低成本實時深度感知

          作者:Bart Borosky 萊迪思半導體公司 時間:2008-06-17 來源:電子產(chǎn)品世界 收藏

            通常選擇時,需要評估三個電路方面的需求:

            ●針對利用并行特性的協(xié)處理功能,的功能和性能。

            ●DDR(雙數(shù)據(jù)速率)和LVDS(低電壓差分信號)支持接口至片外SDRAM緩沖存儲器,直接連接到來自攝像機的圖像數(shù)據(jù)。

            ●安全方案以保護知識產(chǎn)權。

            對于圖像處理算法,傳統(tǒng)的處理器的并行功能有限,每個芯片只有1到4個乘法器,見圖3中的左面。因此DSP用很高的時鐘速率來進行補償,時鐘速率高達1GHz或更高,以達到高的吞吐量。需要很快完成的復雜串行任務的DSP算法應該用DSP處理器實現(xiàn)。

          本文引用地址:http://www.ex-cimer.com/article/84345.htm

          圖3    DSP處理器與的比較

            然而,許多圖像處理功能需要大量的并行處理,例如線性插值技術,媒體濾波器和幾何估計。與DSP芯片比較,可以用并行來執(zhí)行串行功能,以加速系統(tǒng)性能,見圖3的右面所示。例如圖像對應是很簡單的算法,比較大量的像素值,或者兩個圖像之間的像素點。為了得到有效均方差的和(SSD),圖像對應算法必須對圖像中的像素進行百萬次計算,對串行執(zhí)行功能的DSP芯片來說這是一個挑戰(zhàn)性的任務。

            具有DSP功能的FPGA包含幾個乘法器塊,但是一些FPGA還有加法器、減法器和大大增加處理性能的累加器。盡管低成本FPGA以低于300MHz系統(tǒng)時鐘頻率工作,但用片內(nèi)多個DSP塊以并行方式實現(xiàn)多個DSP功能可以達到高的DSP吞吐量(3,000 MMAC)。

          存儲器和DDR

            由于有多個乘法器,利用FPGA并行的靈活性有益于存儲器的訪問。能夠容易地并行訪問各種存儲器。片內(nèi)分布式存儲器可以用來建立小的高性能便箋,針對去除白點使用坐標的查找表,對于在圖像中再測繪像素是很有用的。片內(nèi)較大的存儲器塊能構建較大的高性能存儲器,用于FIFO和線緩沖器。

            片外存儲器DDR II SDRAM可以提供大的高性能存儲器。針對常用于圖像處理,存儲整個幀的DDR SDRAM,F(xiàn)PGA可以為DDR SDRAM提供存儲器控制和接口。

            較低的時鐘速度(100MHz以下),DDR存儲器控制器接口是容易做的,可用FPGA中的通用I/O和邏輯實現(xiàn)。然而在較高的頻率,擁有專門電路的FPGA要求穩(wěn)健的DDR存儲器接口。不是所有FPGA器件都有這些專門電路的,實現(xiàn)高速DDR存儲器接口的成本和復雜性差別很大,取決于特殊的FPGA。

          LVDS

            針對攝像機和通過LVDS接口的視頻芯片集的,例如攝像機鏈接, FPGA接口圖像處理引擎。LVDS是低噪聲、低功耗,小擺幅差分信號用于通過銅線傳送高速(每秒吉比特)數(shù)據(jù)。

            作為一個用于視頻接口的例子是7:1 LVDS接口,有多個LVDS信號對用于數(shù)據(jù)傳送,一個信號對用于時鐘。對一些FPGA來說,這是本身的I/O接口。視頻數(shù)據(jù)通過3個LVDS對進入FPGA,I/O結(jié)構對這個包進行解串,然后把FPGA中并行的數(shù)據(jù)送到邏輯陣列。

          安全性

            因為自主的機器人有時用于軍事應用,在配置期間FPGA不應對系統(tǒng)引入額外的脆弱性。對于基于SRAM的FPGA,配置數(shù)據(jù)來自外部的非易失存儲器。有些FPGA擁有內(nèi)置的128位AES解密引擎,防止黑客通過逆向工程來獲取FPGA中的功能。

            只要密鑰是未知的,AES配置位流加密提供了保護措施。然而,非易失FPGA完全去除了這種安全性的風險。一些非易失FPGA在同一芯片上組合了Flash和SRAM。上電后SRAM獲得工作配置。這種技術提供了高配置安全性,同時又利用了SRAM無限次重構的優(yōu)點。

          結(jié)語

            支持DSP、差分信號LVDS和DDR II存儲器接口的FPGA使得機器人的實時感知成為可能。

            對于機器人的立體視覺應用,針對實時圖像處理實現(xiàn),CPU、DSP處理器和FPGA協(xié)處理器的組合能夠?qū)π阅芎蛢r格做出最佳的平衡。FPGA能夠處理高度并行差異測繪和算法。DSP進行較少并行處理、高速和簡單代碼的更加復雜的功能。CPU做需要靈活性和高層軟件實行的那些部分。

            基于Flash,非易失LatticeXP2 FPGA支持許多需求,包括LVDS、內(nèi)置DDRII存儲器和完整特性的DSP塊,以及大量的可編程邏輯和存儲器塊支持接口和其它的定制功能。許多DSP知識產(chǎn)權核和MATLAB SIMULINK使設計更加便利。Lattice還有基于7:1 LVDS視頻接口的參考設計和平臺。免費參考設計IP提供的一些功能是色深度轉(zhuǎn)換、亮度、對比度和視頻覆蓋。

          linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)

          上一頁 1 2 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();