基于FPGA設(shè)計(jì)航空電子系統(tǒng)

　　FPGA 有多種密度,通常以邏輯單元或門(mén)來(lái)度量。它們有多種形式架構(gòu),提供了豐富的 I/O 引腳可供使用。FPGA 還可提供內(nèi)部存貯器。例如,當(dāng)前由Xilinx 推出的一流的 FPGA 存貯容量比三年前約增加了 10 倍。而且還提高了內(nèi)部速度,降低了成本。

　　現(xiàn)代 FPGA 海量的存貯和功能使其成為 MIL-STD-1553 設(shè)計(jì)最理想的選擇。其核心為預(yù)先定義的、且經(jīng)過(guò)測(cè)試的功能,這些功能可以應(yīng)用到 FPGA 設(shè)計(jì)中。促使工程師們?yōu)?MIL-STD-1553 實(shí)施選擇 IP 設(shè)計(jì)的原因有很多,其中包括：

　　廢棄部件管理——利用 IP 核心可以顯著地降低廢棄的風(fēng)險(xiǎn)。設(shè)計(jì)師不會(huì)束縛于某一個(gè)特定的部件、甚至是 FPGA 制造商。這與隨時(shí)可能會(huì)被放棄的單一來(lái)源的專(zhuān)用 MIL-STD-1553 協(xié)議 ASIC和處理器（及其制造方法）形成了鮮明的對(duì)比。對(duì)電路實(shí)施 FPGA后,設(shè)計(jì)可移植到最新的 FPGA 中,一般都無(wú)須改變其功能,減少了對(duì)軟件的修改（通常是項(xiàng)目中成本最大的部分）。

　　減小體 積、提高可靠性、降低功耗和重量——將多種功能,包括處理器、I/O、MIL-STD-1553 和背板電路綜合到單一的 IC 中,可顯著地減少部件數(shù)量、板卡空間和熱負(fù)荷。這樣就增加了可靠性,進(jìn)而提高了 MTBF。減少部件數(shù)量可以降低飛行設(shè)備系統(tǒng)對(duì)重量、空間及功耗的需求。如圖 3 所示,設(shè)計(jì)人員可以將多種功能綜合到單一的邏輯設(shè)備中,減少了部件的數(shù)量和體積。

　　降低成本——由于實(shí)施了 FPGA 核心,生產(chǎn)和生命周期的成本會(huì)隨著時(shí)間而下降。FPGA 價(jià)格歷來(lái)是隨著項(xiàng)目的進(jìn)行而顯著地下滑,而 ASIC 在長(zhǎng)期的生產(chǎn)過(guò)程中價(jià)格卻會(huì)上漲。很多航空電子系統(tǒng)已經(jīng)在其設(shè)計(jì)中采用了 FPGA,一個(gè) MIL-STD-1553 核心實(shí)例可以輕松地融入現(xiàn)有的芯片或同系列的其他更密集的芯片中。單一 FPGA 中集中了多通道實(shí)例可進(jìn)一步節(jié)省成本,只因?yàn)閱我?FPGA 內(nèi)可以容納多個(gè)通道接口。

　　便于重新編程——由 于支持對(duì)現(xiàn)場(chǎng)硬件的重新編程,核心的實(shí)施顯著降低了設(shè)計(jì)風(fēng)險(xiǎn)。如果系統(tǒng)需求發(fā)生變化,或者要修復(fù)一個(gè)錯(cuò)誤時(shí),基于 FPGA 的設(shè)計(jì)可以在軟件的控制下進(jìn)行升級(jí)。這種靈活性還可以在硬件構(gòu)造完成后,在硬件和軟件間重新區(qū)分功能。例如,如果在集成階段發(fā)現(xiàn)軟件不能有效地響應(yīng)一個(gè)實(shí) 時(shí)事件,可以將該功能下移到 FPGA 級(jí)別,這樣就將原由軟件實(shí)現(xiàn)的功能轉(zhuǎn)化為硬件功能。

　　適應(yīng)多種機(jī)體— —靈活、可重新編程的解決方案適于為多種機(jī)體構(gòu)架或針對(duì)多用途基礎(chǔ)設(shè)計(jì)的飛航測(cè)試線(xiàn)上可更換件 (LRU)。由于 USAF和 NATO 的多種機(jī)體采用從 MIL-STD-1553B 標(biāo)準(zhǔn)分離出來(lái)的協(xié)議,所以多種機(jī)體的 LRU 需要靈活、可編程的設(shè)計(jì)。某些設(shè)計(jì)實(shí)施了通過(guò)特殊的子地址或模式代碼協(xié)議進(jìn)行尋址擴(kuò)展的數(shù)據(jù)集。很多固定翼和可旋轉(zhuǎn)翼飛機(jī)同時(shí)采用了較老的 MIL-STD-1553A 和 MIL-STD-1553B LRU,這就要求總線(xiàn)控制器和總線(xiàn)監(jiān)視器能夠處理不同的協(xié)議。

　　對(duì)MIL-STD-1553 系統(tǒng)設(shè)計(jì)采用基于核心的實(shí)施

　　現(xiàn)代 FPGA 的強(qiáng)大功能使其成為 MIL-STD-1553 設(shè)計(jì)的理想選擇,這就是 Condor Engineering 推出 FlightCORE 的原因。FlightCORE 是一種允許設(shè)計(jì)人員在各種 Altera 和 Xilinx 的 FPGA中輕松實(shí)現(xiàn)無(wú)版權(quán)的實(shí)例化設(shè)計(jì)的 MIL-STD-1553 IP。多數(shù)情況下,利用Xilinx 綜合技術(shù) (XST) 或 Altera Quartus II 集成綜合技術(shù) (QIS),FlightCORE 1553 可以在兩天內(nèi)成功地集成。如圖 4 所示,用戶(hù)只須將 Condor Engineering 的 IP 核心與其自身邏輯和 Condor Engineering 的個(gè)別化模塊 (3mm x 3mm) 集成,即可實(shí)現(xiàn)高性能的 MIL-STD-1553設(shè)計(jì)。FlightCORE 還允許開(kāi)發(fā)人員選擇存儲(chǔ)器的大小以恰好地與其系統(tǒng)需求相匹配。圖4還顯示了可以實(shí)施內(nèi)部存貯和/或外部雙端口隨機(jī)存貯器。該產(chǎn)品還提供了 Manchester II編碼與解碼、信息協(xié)議驗(yàn)證與合法化及為接口控制和編程實(shí)施簡(jiǎn)單的共享存貯架構(gòu)等所有的必要組件。只需增加外部收發(fā)器即可,如標(biāo)準(zhǔn)的COTS MIL-STD-1553或RS-485收發(fā)器。

　　單一芯片上集中多個(gè)實(shí)例

　　類(lèi)似 Condor Engineering 的FlightCORE 這樣的 MIL-STD-1553 解決方案需要少量的FPGA資源,約為 3,000個(gè)邏輯單元,148k bit的內(nèi)存和不到 20個(gè)引腳（不包括外部主存總線(xiàn)）。較小的體積使在單一芯片上放置多個(gè)相互獨(dú)立的實(shí)例成為可能,如圖3 所示,某些程序可以在單一FPGA上集中8到10個(gè)實(shí)例。

　　結(jié)論

　　FPGA 與其容納的“知識(shí)產(chǎn)權(quán)”使設(shè)計(jì)人員可以對(duì) LRU 進(jìn)行修改或?qū)ｉT(mén)設(shè)計(jì),以適應(yīng)不同的航空電子通信、武器系統(tǒng)和日新月異的升級(jí)之間的微小差異。像Condor Engineering的 MIL-STD-1553、1Mb和10Mb的FlightCORE IP 這樣的通信核心,提供了一種直接而靈活的方法,可有效地解決日益增長(zhǎng)的功能和廢棄問(wèn)題。