基于PCI Express總線的R-D算法實(shí)時(shí)成像系統(tǒng)設(shè)計(jì)

　　2.3 支持PCI Express總線的接口芯片

　　設(shè)計(jì)信號(hào)處理板卡時(shí)，為了簡化板卡，提高硬件的靈活性，這里用FPGA來控制整個(gè)板卡，包括對(duì)DSP的控制、數(shù)據(jù)交換模塊的設(shè)計(jì)以及接口的實(shí)現(xiàn)。事實(shí)上，在SAR處理中還經(jīng)常用FPGA作方位向的預(yù)濾波、距離壓縮等工作，所以要選用資源豐富的，速度較快的，RAM容量較大的FPGA。Altera公司推出的Stratix II GX系列完全可以勝任上述工作，其內(nèi)嵌的RAM可以作為本級(jí)FIFO使用，使設(shè)計(jì)更緊湊、靈活，此外還可以對(duì)其編程實(shí)現(xiàn)PCI Express與局部端的通信。綜合考慮，F(xiàn)PGA采用Altera公司的EP2SGX60E芯片。

　　Stratix II GX FPGA收發(fā)器工作速率為622 Mb／s～6.375 Gb／s。經(jīng)過優(yōu)化，F(xiàn)PGA能提供優(yōu)異的信號(hào)完整性，降低了布板風(fēng)險(xiǎn)。在Stratix II GX器件中，收發(fā)器模塊含有特定的硬件知識(shí)產(chǎn)權(quán)(IP)，支持多種主要協(xié)議，包括PCI Express等，還可提供低功耗解決方案，特別適合散熱困難的背板應(yīng)用。設(shè)計(jì)中采用這個(gè)芯片，在很大程度上簡化了板卡結(jié)構(gòu)，提高了板卡的靈活性。

　　3實(shí)時(shí)成像系統(tǒng)方案設(shè)計(jì)

　　這里所設(shè)計(jì)的實(shí)時(shí)雷達(dá)成像處理系統(tǒng)由標(biāo)準(zhǔn)機(jī)箱、采集／存儲(chǔ)板卡以及信號(hào)處理板卡組成。標(biāo)準(zhǔn)機(jī)箱是板卡的支撐平臺(tái)并進(jìn)行圖像的顯示。采集／存儲(chǔ)板卡高度集成，實(shí)現(xiàn)雷達(dá)回波的實(shí)時(shí)采樣和實(shí)時(shí)存儲(chǔ)?；?片ADSP-TS201的信號(hào)處理板卡是成像處理的核心，4片DSP采用并行、流水的方式以達(dá)到實(shí)時(shí)成像處理的要求。采用PCIExpress總線能夠有效地利用PC機(jī)資源和應(yīng)用軟件，利于開發(fā)圖形化操作界面，極大地方便了信號(hào)處理系統(tǒng)的調(diào)試、狀態(tài)監(jiān)控以及圖像顯示。AD采樣的數(shù)據(jù)一邊存入FLASH陣列，一邊傳給DSP進(jìn)行實(shí)時(shí)處理，處理完的結(jié)果通過PCI Express總線讀入計(jì)算機(jī)內(nèi)存并進(jìn)行顯示。信號(hào)處理板卡是專門為雷達(dá)成像設(shè)計(jì)的一種通用處理模塊。4片DSP峰值并行處理可達(dá)到12 GFLOPS的運(yùn)算(DSP內(nèi)核工作在500 MHz)。實(shí)際中根據(jù)算法的復(fù)雜度選取信號(hào)處理板卡的數(shù)量。成像處理系統(tǒng)結(jié)構(gòu)如圖3所示，其中MCH模塊用來控制板間通信。

　　3.1數(shù)據(jù)的采集與存儲(chǔ)

　　采集／存儲(chǔ)板卡設(shè)計(jì)時(shí)將采集和存儲(chǔ)集成在一塊板卡上，可以設(shè)計(jì)成高速和低速兩種采集／存儲(chǔ)卡。高速卡適合于對(duì)高速的中頻采樣，如直接對(duì)高分辨SAR雷達(dá)中頻回波采樣；低速卡適合于精度要求高、速度要求低一點(diǎn)的場合，如在ISAR的Dechirp后以及普通的SAR基帶回波采樣。采樣后的數(shù)據(jù)經(jīng)FPGA控制存人FLASH陣列。板卡上有128 GB容量的FLASH陣列，通過72片F(xiàn)LASH芯片并行操作(其中64片F(xiàn)LASH用來存儲(chǔ)數(shù)據(jù)，8片F(xiàn)LASH用來提供冗余校驗(yàn)，這樣即使有幾個(gè)芯片損壞也可以保證數(shù)據(jù)的完整性)，可以實(shí)現(xiàn)240 MB的穩(wěn)定連續(xù)讀寫速度，可應(yīng)用于高速大容量存儲(chǔ)的場合。板卡采用標(biāo)準(zhǔn)PCI Express接口，主機(jī)可以直接讀取采樣數(shù)據(jù)并進(jìn)行顯示。

　　3.2信號(hào)處理模塊

　　信號(hào)處理模塊是系統(tǒng)的核心，由于成像算法的復(fù)雜性，選用AD公司的ADSP-TS201作為主處理器。這是一款極高性能的靜態(tài)超標(biāo)量處理器，他將非常寬的存儲(chǔ)器寬度和雙運(yùn)算模塊組合在一起。TigerSHARC靜態(tài)超標(biāo)量結(jié)構(gòu)使DSP每周期執(zhí)行多達(dá)4條指令、24個(gè)16位定點(diǎn)運(yùn)算和6個(gè)浮點(diǎn)運(yùn)算。運(yùn)行在500 MHz時(shí)，TS201可提供48億次40位的MAC運(yùn)算或者12億次的80位MAC運(yùn)算。TS201的鏈路口時(shí)鐘和數(shù)據(jù)線采用低壓差分信號(hào)，可以達(dá)到很高的速度，單個(gè)鏈路口全雙工工作的速度可以達(dá)到1 GB／s。TS201有豐富的內(nèi)部存儲(chǔ)資源，能提供33.6GB／s的內(nèi)存帶寬，特別適合并行組成高速并行處理器。從多片互連來看，他除了有完善的總線仲裁機(jī)制外還有4個(gè)高速鏈路口，可以以各種拓?fù)浣Y(jié)構(gòu)互連DSP，滿足大運(yùn)算量的要求。

　　根據(jù)R-D算法既是并行的又是流水的特點(diǎn)，這里設(shè)計(jì)了分布式的并行系統(tǒng)。板卡擁有4片TS201，1 GB的存儲(chǔ)空間。4個(gè)DSP采用分離總線的形式與一片F(xiàn)PGA相連，每個(gè)DSP都有獨(dú)立的256 MB、64位寬度的SDRAM，4個(gè)DSP可以同時(shí)訪問自己的SDRAM。系統(tǒng)采用標(biāo)準(zhǔn)的PCI Express總線。板卡上的FPGA負(fù)責(zé)整個(gè)板子的控制和接口工作。內(nèi)核工作在500 MHz時(shí)，板卡的峰值運(yùn)算能力達(dá)到每秒120億次浮點(diǎn)運(yùn)算。圖4為信號(hào)處理板卡的框圖。

　　4個(gè)DSP分布式互連，可以通過鏈路口進(jìn)行數(shù)據(jù)交換，也可以通過FPGA進(jìn)行數(shù)據(jù)傳輸。鏈路口是全雙工的，可以穩(wěn)定工作在500 MHz的時(shí)鐘頻率下。每個(gè)DSP的64位數(shù)據(jù)總線連到FPGA，在FPGA中設(shè)計(jì)了交換電路，任意兩個(gè)DSP之間的數(shù)據(jù)交換速度為800 MB／s。DSP之間的鏈路口兩兩互連。

　　另外我們也設(shè)計(jì)了共享存儲(chǔ)空間的信號(hào)處理板卡，存儲(chǔ)器采用DDR2 SDRAM，由FPGA控制，容量為2 GB，時(shí)鐘266 MHz，由于采用雙倍數(shù)據(jù)率，單個(gè)數(shù)據(jù)線傳輸速率最高可達(dá)533 Mb／s，64位數(shù)據(jù)線的傳輸率最高4 200 MB／s。各個(gè)DSP總線都連接到FPGA上，DSP的外部時(shí)鐘為100 MHz，64位總線的數(shù)據(jù)傳輸率可達(dá)800 MB／s，4個(gè)DSP同時(shí)訪問時(shí)速度為3 200 MB／s。DSP通過FPGA來訪問存儲(chǔ)空間，當(dāng)多個(gè)DSP同時(shí)訪問時(shí)，在FPGA內(nèi)部控制訪問順序。4個(gè)DSP的鏈路口仍是兩兩互連，結(jié)構(gòu)如圖5所示。

　　我們根據(jù)R-D算法的特點(diǎn)利用多處理器并行結(jié)構(gòu)設(shè)計(jì)了體積小、功耗低、效率高的信號(hào)處理機(jī)。采用子孔徑方法進(jìn)行距離向處理，在第一個(gè)子孔徑完成距離向處理后就可以開始數(shù)據(jù)轉(zhuǎn)置，所以距離向處理可以按子孔徑來進(jìn)行流水處理，數(shù)據(jù)轉(zhuǎn)置可以與之同時(shí)進(jìn)行。為了實(shí)現(xiàn)整體的流水作業(yè)，距離向處理和方位向處理應(yīng)該在不同的運(yùn)算模塊中進(jìn)行，這樣在對(duì)前幅圖像進(jìn)行方位向處理時(shí)，可以對(duì)下幅圖像進(jìn)行距離壓縮和數(shù)據(jù)轉(zhuǎn)置。

　　由于方位向處理時(shí)會(huì)涉及到數(shù)據(jù)的重復(fù)利用，而且方位向的參數(shù)估計(jì)比距離向的參數(shù)估計(jì)復(fù)雜，所以方位向處理板卡數(shù)目多于距離向處理板。在這里我們用三個(gè)信號(hào)處理板卡按照流水方式實(shí)現(xiàn)R-D算法，第一個(gè)板卡處理距離向數(shù)據(jù)，另外兩個(gè)板卡進(jìn)行方位向處理。采集存儲(chǔ)板卡通過PCI Express接口將采集到的數(shù)據(jù)按方位的先后傳輸給第一個(gè)信號(hào)處理板進(jìn)行距離向處理，這時(shí)在板卡內(nèi)部數(shù)據(jù)以回波到達(dá)順序分別進(jìn)入不同的DSP，4個(gè)DSP同時(shí)接收數(shù)據(jù)并發(fā)進(jìn)行處理，處理完的數(shù)據(jù)按照方位向存儲(chǔ)到各自的SDRAM，另外兩個(gè)板卡通過PCI Express接口接收距離向處理后的數(shù)據(jù)并發(fā)進(jìn)行方位向處理，與此同時(shí)，第一個(gè)板卡進(jìn)行下一幅圖像的距離向處理。每個(gè)板卡上DSP之間的數(shù)據(jù)傳輸通過鏈路口進(jìn)行，由于進(jìn)行數(shù)據(jù)處理時(shí)往往需要一部分樣本，鏈路口完全能夠勝任這個(gè)量級(jí)的數(shù)據(jù)通信。所有的數(shù)據(jù)均通過PCI Express總線由MCH控制傳輸方向和進(jìn)行數(shù)據(jù)交換，結(jié)構(gòu)如圖6所示。

　　5 結(jié)語

　　本文針對(duì)R-D SAR成像算法的特點(diǎn)設(shè)計(jì)了一種基于PCI Express總線的實(shí)時(shí)成像系統(tǒng)，該系統(tǒng)采用PCI Express串行總線體系結(jié)構(gòu)，提高了系統(tǒng)的總線帶寬和總線接口的可伸縮能力，實(shí)現(xiàn)了數(shù)據(jù)采集和大容量實(shí)時(shí)存儲(chǔ)，并且具有極強(qiáng)的運(yùn)算能力和良好的通信能力，特別適合于復(fù)雜的實(shí)時(shí)成像雷達(dá)信號(hào)處理。未來的雷達(dá)成像將進(jìn)行更復(fù)雜的處理，對(duì)實(shí)時(shí)處理機(jī)的要求更高，另外彈載、星載實(shí)時(shí)成像技術(shù)的發(fā)展對(duì)成像處理機(jī)的適用環(huán)境、可靠性和穩(wěn)定性提出了更高的要求，這些都需要不斷地研究與改進(jìn)。