<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于NiosII的多通道PWM信號測量/產(chǎn)生器節(jié)點設(shè)計

          基于NiosII的多通道PWM信號測量/產(chǎn)生器節(jié)點設(shè)計

          作者:代剛 邵貝貝 清華大學(xué)freescale MCU/DSP應(yīng)用研究中心(北京100084) 時間:2008-07-08 來源:電子產(chǎn)品世界 收藏

          摘要:針對于列車控制系統(tǒng)半實物仿真平臺測速測距模塊的多通道信號測量/產(chǎn)生的要求,提出了一種利用軟核處理器替代通訊用MCU的智能多通道信號測量/產(chǎn)生器的設(shè)計方案。
          關(guān)鍵詞:;

          本文引用地址:http://www.ex-cimer.com/article/85401.htm


            2008年4月28日收到本文。

          引言

            列車控制系統(tǒng)半實物仿真平臺是基于HLA規(guī)范,將各種鐵路通信信號系統(tǒng)內(nèi)的設(shè)備通過建?;?qū)嵨镞B接到一起,構(gòu)建成的一個完整的列車運行控制仿真平臺,用以進(jìn)行系統(tǒng)研究、系統(tǒng)仿真及新系統(tǒng)的開發(fā)。

            實物測控接口平臺是列車控制系統(tǒng)半實物仿真平臺的重要組成部分,是實物設(shè)備和HLA仿真環(huán)境的接口,實現(xiàn)實物系統(tǒng)和仿真環(huán)境之間的信息交互,保證其協(xié)同并行工作。接口平臺使用了嵌入式Linux的架構(gòu)以提供HLA界面,同時提供和實物設(shè)備對應(yīng)的物理信號接口,其中包括車載實物系統(tǒng)中的測速測距模塊需要的多路PWM信號測量/產(chǎn)生器節(jié)點。

            常用的MCU或者PWM芯片最多能提供16路PWM信號輸出通道,如果用MCU來實現(xiàn)PWM信號周期和占空比的測量,需要占用大量的硬件資源并且效率不高,因此使用MCU實現(xiàn)較多通道的PWM信號測量/產(chǎn)生器對MCU的處理能力要求較高,成本較高。若采用MCU/DSP作為外界通訊接口,使用實現(xiàn)多通道PWM信號測量/產(chǎn)生器,可以完成設(shè)計目標(biāo),但是系統(tǒng)復(fù)雜度較高。本文提出了一種利用軟核處理器替代通訊用MCU的智能多通道PWM信號測量/產(chǎn)生器的設(shè)計方案。該設(shè)計僅使用單片構(gòu)建,系統(tǒng)復(fù)雜度低,可靠度高。

          節(jié)點硬件設(shè)計

            Nios II是一款基于哈佛結(jié)構(gòu)的32位RISC 處理器,包括3 種內(nèi)核。

            智能PWM節(jié)點設(shè)計的核心在于NiosII軟核處理器的配置和利用FPGA實現(xiàn)多通道PWM信號測量/產(chǎn)生器。

            節(jié)點硬件方框圖如圖1所示,F(xiàn)PGA選擇了Altera公司低成本FPGA Cyclone EP1C6Q240C8,電源模塊選擇了Murata公司的可提供3路1.0~3.6V可調(diào)輸出的MPD5S025S,直接提供FPGA需要的3.3V,2.5V和1.5V電源;NiosII的程序代碼保存在FPGA的配置芯片中,配置芯片選擇了16Mbit串行EPCS16,足夠保存NiosII應(yīng)用程序;外擴(kuò)2MByte SDRAM芯片AS4LC1M16S1;通訊接口為RS-485,采用磁隔離的方式,使用的隔離器件是ADuM3301磁隔離芯片,由一個5V/5V的DC/DC電源隔離器件B0505D提供隔離端的電源。FPGA輸入/輸出的多通道PWM信號通過接插件連出。整個節(jié)點設(shè)計非常簡潔,可以做到很小的體積。


          圖1  智能PWM節(jié)點硬件方框圖

            Nios II軟核處理器配置
            NiosII軟核處理器使用Quartus II集成的 Builder進(jìn)行配置,配置圖如圖2。根據(jù)節(jié)點設(shè)計的需要,使用Nios II/s為處理器核心,UART為通訊接口,添加SDRAM控制器和EPCS控制器。使用32bit+12bit PIO作為PWM控制器,這個控制器是基于總線方式的控制器與FPGA內(nèi)的PWM信號測量/產(chǎn)生器相連讀取/寫入周期和占空比信息,具體定義為:32bit數(shù)據(jù),8bit通道地址,1bit讀/寫,1bit配置允許和1bit配置測量/產(chǎn)生,這2bit可以配置對應(yīng)地址PWM通道為測量或產(chǎn)生,1bit預(yù)留。使用這種總線方式控制器配置PWM通道信息的速度快并且易于編程。


          圖2  智能PWM節(jié)點NiosII處理器配置圖

            FPGA內(nèi)多通道PWM信號測量/產(chǎn)生器模塊
            多通道PWM信號測量/產(chǎn)生器模塊FPGA功能框圖如圖3所示。用FPGA實現(xiàn)PWM信號的產(chǎn)生和測量的核心就是計數(shù)器的使用,每個通道的PWM需要8個計數(shù)器,其中4個是PWM信號產(chǎn)生用的預(yù)置高電平計數(shù)器,預(yù)置低電平計數(shù)器,高電平計數(shù)器和低電平計數(shù)器;其余4個是PWM信號測量用的高電平計數(shù)器和低電平計數(shù)器以及對應(yīng)的最大值寄存器,由于資源的限制,這些計數(shù)器必須用RAM實現(xiàn)。


          圖3  多通道PWM信號測量/產(chǎn)生器模塊FPGA功能框圖

          pwm相關(guān)文章:pwm原理



          上一頁 1 2 下一頁

          關(guān)鍵詞: NiosII PWM FPGA SOPC 200807

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();