片上系統(tǒng)(SOC)設(shè)計(jì)流程及其集成開發(fā)環(huán)境

　　3 基于可編程片上系統(tǒng)(SOPC)的集成設(shè)計(jì)環(huán)境

　　片上系統(tǒng)(SOC)設(shè)計(jì)所需要的EDA工具，若從硬件設(shè)計(jì)角度看，在設(shè)計(jì)流程的前端與ASIC設(shè)計(jì)差別不大。但是，從整個(gè)芯片設(shè)計(jì)角度出發(fā)，這兩種類型的芯片設(shè)計(jì)區(qū)別較大。這是因?yàn)?，?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/SOC">SOC設(shè)計(jì)中，一般都含有微處理器，所設(shè)計(jì)的系統(tǒng)級(jí)芯片都必須有設(shè)備驅(qū)動(dòng)程序與操作系統(tǒng)或嵌入式實(shí)時(shí)操作系統(tǒng)接口，必須有應(yīng)用程序完成數(shù)字計(jì)算、信號(hào)處理變換、控制決策等功能。因此，在設(shè)計(jì)的前期，需要進(jìn)行軟、硬件協(xié)同設(shè)計(jì)，以便確定那些功能是由硬件完成的，那些功能是由軟件完成的，并且進(jìn)行適當(dāng)劃分。在設(shè)計(jì)的中后期，要進(jìn)行軟硬件協(xié)同驗(yàn)證，即把軟硬件設(shè)計(jì)放到一個(gè)虛擬的集成環(huán)境中進(jìn)行仿真驗(yàn)證，以便驗(yàn)證硬件的性能是否達(dá)到設(shè)計(jì)目標(biāo)，軟件功能是否實(shí)現(xiàn)設(shè)計(jì)要求。

　　根據(jù)可編程片上系統(tǒng)(SOPC)設(shè)計(jì)流程和軟硬件協(xié)同設(shè)計(jì)的一般流程，作者提出基于可編程片上系統(tǒng)(SOPC)的芯片級(jí)電子系統(tǒng)的集成設(shè)計(jì)環(huán)境，如圖4所示。此集成環(huán)境是一種典型的軟硬協(xié)同設(shè)計(jì)集成環(huán)境(或平臺(tái))，是由二個(gè)不同層次、不同功能的EDA集成設(shè)計(jì)環(huán)境組成。

　　第一層次的EDA集成設(shè)計(jì)環(huán)境是SOC系統(tǒng)級(jí)集成設(shè)計(jì)環(huán)境，主要用于完成嵌入式系統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)。首先，需要根據(jù)客戶的要求，進(jìn)行系統(tǒng)的功能定義和性能評(píng)估，以便確定系統(tǒng)規(guī)格；其次，根據(jù)已經(jīng)確定的系統(tǒng)規(guī)格，應(yīng)用系統(tǒng)級(jí)描述語(yǔ)言(C/C++或System C等)進(jìn)行系統(tǒng)設(shè)計(jì)描述與設(shè)計(jì)驗(yàn)證，以便確定所定義的系統(tǒng)規(guī)格在功能上是否可以實(shí)現(xiàn)；再次，在證明了系統(tǒng)規(guī)格在功能上可以實(shí)現(xiàn)后，就需要進(jìn)行系統(tǒng)軟硬件功能劃分，以便確定系統(tǒng)的哪些功能是由軟件系統(tǒng)完成的、哪些功能是由硬件系統(tǒng)完成的、哪些功能需要軟硬件協(xié)同完成，對(duì)于既可以通過軟件系統(tǒng)完成也可以通過硬件系統(tǒng)完成的功能，需要進(jìn)行性能與成本的評(píng)估；最后，對(duì)已經(jīng)確定的硬件系統(tǒng)功能，還需要進(jìn)行芯片與PCB功能的劃分，以便確定哪些功能可以在芯片上實(shí)現(xiàn)、哪些功能只能在PCB上實(shí)現(xiàn)。

　　第二層次的EDA集成設(shè)計(jì)環(huán)境是SOC硬件系統(tǒng)集成設(shè)計(jì)環(huán)境和SOC軟件系統(tǒng)集成設(shè)計(jì)環(huán)境，主要用于完成嵌入式系統(tǒng)的軟硬系統(tǒng)設(shè)計(jì)。首先，根據(jù)系統(tǒng)級(jí)設(shè)計(jì)中的功能劃分，分別進(jìn)行SOC的硬件系統(tǒng)設(shè)計(jì)和SOC的軟件系統(tǒng)設(shè)計(jì)。此時(shí)的硬件系統(tǒng)設(shè)計(jì)和軟件系統(tǒng)的設(shè)計(jì)是并行進(jìn)行的。在硬件系統(tǒng)設(shè)計(jì)中，通常經(jīng)歷幾個(gè)設(shè)計(jì)階段：行為描述與驗(yàn)證(包括硬件系統(tǒng)的系統(tǒng)級(jí)、算法級(jí)、寄存器傳輸級(jí)的行為描述與仿真驗(yàn)證)、邏輯綜合與驗(yàn)證、可測(cè)性設(shè)計(jì)綜合與邏輯生成、器件適配與仿真驗(yàn)證、器件物理編程與物理驗(yàn)證、版圖生成與驗(yàn)證。其中，前4個(gè)設(shè)計(jì)階段是基于SOPC的硬件系統(tǒng)設(shè)計(jì)流程。在軟件系統(tǒng)設(shè)計(jì)中，通常經(jīng)歷如下幾個(gè)階段：軟件系統(tǒng)編輯、軟件系統(tǒng)編譯、軟件系統(tǒng)仿真調(diào)試、軟件系統(tǒng)編程等。其次，在軟硬件系統(tǒng)設(shè)計(jì)過程中，為了確保系統(tǒng)的性能價(jià)格比達(dá)到最優(yōu)，需要不斷進(jìn)行軟硬件協(xié)同設(shè)計(jì)。通常在硬件系統(tǒng)行為描述與仿真之后，就可以把所設(shè)計(jì)的硬件系統(tǒng)與軟件系統(tǒng)置于虛擬器件的軟硬件協(xié)同仿真驗(yàn)證環(huán)境中，以便驗(yàn)證硬件系統(tǒng)集成的系統(tǒng)所能達(dá)到的功能、性能、成本等，從而使得所實(shí)現(xiàn)的芯片級(jí)電子系統(tǒng)的性能價(jià)格比達(dá)到最優(yōu)。

　　綜上所述，基于可編程片上系統(tǒng)(SOPC)的嵌入式系統(tǒng)集成設(shè)計(jì)環(huán)境是一個(gè)相當(dāng)復(fù)雜的集成EDA開發(fā)環(huán)境，常見的可編程片上系統(tǒng)集成化EDA開發(fā)套件—— Altera公司的Quartus II系列的EDA工具套件和Xilinx公司的ISE 5．x系列的EDA工具套件的儲(chǔ)存成化程度雖然較高，但也難以達(dá)到圖4所示的集成化程度。因此，需要系統(tǒng)設(shè)計(jì)設(shè)計(jì)者根據(jù)現(xiàn)有的商用化EDA工具構(gòu)建這樣的集成設(shè)計(jì)環(huán)境。有理由相信在不久的將來，將會(huì)推出類似的集成EDA工具環(huán)境。

　　4 片上系統(tǒng)(SOC)是嵌入式系統(tǒng)發(fā)展方向

　　嵌入式系統(tǒng)的核心部件是微處理器，由于集成電路技術(shù)的發(fā)展，以及電子產(chǎn)品及時(shí)面市的要求，促使微處理器(包括微控制器、數(shù)字信號(hào)處理器、嵌入式處理器)向單芯片系統(tǒng)方向發(fā)展，從而使得基于片上系統(tǒng)(SOC)的電子系統(tǒng)成為嵌入式系統(tǒng)的發(fā)展方向和主流。目前國(guó)內(nèi)的基于片上系統(tǒng)(SOC)的嵌入式系統(tǒng)設(shè)計(jì)大都停留在板級(jí)電子系統(tǒng)設(shè)計(jì)水平，隨著可編程片上系統(tǒng)(SOPC)器件的應(yīng)用發(fā)展，相信在今后的若干年內(nèi)，基于SOC的嵌入式系統(tǒng)設(shè)計(jì)會(huì)逐漸過渡到芯片級(jí)電子系統(tǒng)的設(shè)計(jì)水平。由于芯片級(jí)電子系統(tǒng)設(shè)計(jì)方法與板級(jí)電子系統(tǒng)設(shè)計(jì)方法有著本質(zhì)的區(qū)別，因此了解與掌握芯片級(jí)電子系統(tǒng)的設(shè)計(jì)流程、集成設(shè)計(jì)環(huán)境對(duì)于系統(tǒng)設(shè)計(jì)者來講是至關(guān)重要的，為此本文以圖示方式直觀地給出基于可編程片上系統(tǒng)(SOPC)的芯片級(jí)電子系統(tǒng)設(shè)計(jì)流程和集成設(shè)計(jì)環(huán)境，全面展示了芯片級(jí)電子系統(tǒng)所涉及到的問題。