基于TMS320F2812的快速以太網通信系統(tǒng)平臺

　　引言

　　隨著Internet應用的日益普及，信息共享程度的不斷提高。嵌入式設備的數(shù)字化和網絡化已經成為必然趨勢，目前市場上的主流嵌入式操作系統(tǒng)都包含了TCP/IP網絡協(xié)議棧。這些商品化的TCP/IP協(xié)議棧運行可靠、性能也非常好，但是價格較高，降低了市場競爭力。因此，開發(fā)自主知識產權的TCP/IP協(xié)議棧的要求變的日益迫切而有意義。

　　本文的研究目標是建立一個DSP系統(tǒng)的網絡通信平臺，實現(xiàn)DSP系統(tǒng)與網絡中其他通信設備的高速數(shù)據傳輸。雖然選擇了TI公司的TMS320F2812 DSP，但是本文提出的方案，具有很大程度的通用性，對其他系列的DSP或CPU系統(tǒng)也有一定的參考價值。

　　TCP/IP協(xié)議棧的體系結構

　　以太網最典型的應用形式是Ethernet＋TCP/IP，即在由以太網構建的底層傳輸網絡上采用已成為通用標準的網絡傳輸協(xié)議TCP/IP進行數(shù)據通信，這是當今最流行，應用最廣泛的以太網通信方式。

　　國際標準化組織（ISO）制定了開放式系統(tǒng)互連（OSI）參考模型，將通信會話需要的各個過程劃分為7個相對獨立的功能層次，與OSI參考模型不同，TCP/IP模型側重于互連設備之間的數(shù)據傳輸，而不是嚴格的層次劃分。

　　通常，OSI參考模型在從理論上解釋互聯(lián)網通信機制時比較適合，而TCP/IP模型則在具體的軟件實現(xiàn)中更為適合。

　　系統(tǒng)硬件設計

　　1 系統(tǒng)的總體結構

　　本文的以太網通信系統(tǒng)大致分為5個層次，由下向上分別為：硬件層、設備驅動層、操作系統(tǒng)、網絡模塊和用戶代碼。系統(tǒng)硬件電路，包括DSP系統(tǒng)和以太網控制芯片Ax88796的接口電路，是系統(tǒng)的物理基礎?？焖僖蕴W驅動程序處于硬件抽象層，本身雖為軟件，但與硬件結合緊密，為操作系統(tǒng)提供了訪問快速以太網控制芯片Ax88796或改變其工作行為的系統(tǒng)調用。μC/OS-Ⅱ操作系統(tǒng)處于系統(tǒng)內核，為用戶代碼統(tǒng)一管理系統(tǒng)軟硬件資源，提供用戶所需的底層服務。TCP/IP協(xié)議棧軟件為μC/OS-Ⅱ操作系統(tǒng)擴展了網絡通信能力。用戶代碼處理特定的應用程序細節(jié)，可以直接使用TCP/IP協(xié)議模塊提供的API函數(shù)，開發(fā)基于以太網的通信項目。

　　2 系統(tǒng)硬件框圖

　　系統(tǒng)硬件包括TMS320F2812與IS61LV51216存儲器芯片的接口電路、TMS320F2812與快速以太網控制芯片Ax88796的接口電路。系統(tǒng)的軟件代碼在調試階段存放在擴展的RAM中，脫機運行后，用于存儲傳輸?shù)膱D像數(shù)據，故擴展了512KB。使用了ISSI公司生成的IS61LV51216存儲器芯片。以太網控制芯片Ax88796通過ISA接口與DSP相連，通過網絡隔離器16ST8515后，接入以太網絡中。電源監(jiān)控電路在系統(tǒng)電源電壓出現(xiàn)波動時，給DSP系統(tǒng)提供復位信號，使系統(tǒng)程序重新初始化并運行，避免出現(xiàn)不可預知的錯誤。

圖1 硬件框圖

　　3 DSP系統(tǒng)硬件設計

　?、傧到y(tǒng)電源設計

　　為了降低芯片功耗，TMS320F2812采用1.8V（1.9V@150MHz）內核電壓，但GPIO、FLASH等模塊采用3.3V供電。本課題選用TI公司的TPS767D301電源芯片。該芯片輸出兩路電壓，一路3.3V，另一路1.5～5.5V可調，支持1A電流輸出。系統(tǒng)中DSP芯片正常工作下消耗電流230mA，以太網接口芯片最大消耗電流120mA，RAM最大消耗電流180mA，系統(tǒng)總功耗為530mA，故TPS767D301能滿足系統(tǒng)要求。

　?、谙到y(tǒng)時鐘設計

　　系統(tǒng)的時鐘電路有兩種方案可選擇，一種是使用外部時鐘源，即有源晶振。另一種是使用DSP內部的振蕩驅動電路，外接一個晶體和兩個電容。有源晶振的特點是不需要芯片內部振蕩器，加上額定的電壓就能輸出規(guī)則的方波，缺點是輸出波形只能是固定的兩個電壓值：低電平(0V)和高電平(輸入供電電壓)，另外器件成本高。外接晶體的特點是使用芯片內部振蕩電路，輸出的波形為正弦波，波形幅度由控制器決定，不存在電壓匹配的問題。

　　TMS320F2812的I/O引腳一般為3.3V，但時鐘輸入腳卻是個例外，只能承受1.8V/1.9V的輸入電壓，而1.8V/1.9V的有源晶振市場上罕有出售，故采用無源晶振。

　?、蹚臀浑娐吩O計

　　系統(tǒng)中有兩個芯片需要復位信號：DSP芯片和以太網控制芯片Ax88796。但二者對復位信號的要求各不相同，DSP是低電平復位，而Ax88796是高電平復位，故采用TI公司的專用復位芯片TPS3307。該芯片具有上電復位、手動復位和電源監(jiān)控三項功能。電路如圖2所示。

圖2 復位電路

　　上電復位電路保證系統(tǒng)在上電200ms后自動產生一個復位信號，使DSP進入正常的程序入口，Ax88796初始化內部寄存器。手動復位的功能是當系統(tǒng)出現(xiàn)程序跑飛或需要系統(tǒng)重新初始化并運行時，按下復位按鍵產生復位信號，使DSP進入正常的程序入口。

　?、芟到y(tǒng)RAM擴展

　　TMS320F2812內部已經集成了18KB的RAM，對于一般的應用來說，已經無須再擴展外部RAM。但是片內RAM能以150MIPS的速度進行訪問，在對運算速度要求很高的處理程序中，通常將經常訪問的程序段放到內部RAM中運行，這樣能大大提高運行速度，因此片內RAM顯得格外寶貴。而且本系統(tǒng)是一個網絡通信系統(tǒng)，將來會用于進行大量圖像的網絡傳輸，因而也要求外括RAM用于存放圖像文件。

　　RAM選用ISSI公司的IS61LV51216，存儲容量為512K×16位，3.3V的供電電壓，訪問速度有8ns、10ns、12ns、15ns可選擇。當CPU運行在150MHz的時候，地址和數(shù)據的最小有效時間為3個時鐘周期，即20ns，所以該存儲器接口不用考慮時序設計的問題。

　　4 快速以太網硬件接口設計

　　Ax88796內部集成有10/100Mb/s自適應的物理層收發(fā)器和8K×16位的SRAM，支持MCS-51系列、80186系列、ISA以及MC68K系列等多種CPU總線類型。Ax88796提供基于IEEE802.3/IEEE 802.3u局域網標準的10Mb/s和100Mb/s以太網控制功能，并采用IEEE 802.3u兼容的媒質無關接口MII（Media Independent InteRFace）。此外，Ax88796還提供可選的標準打印接口，用于連接打印設備或作通用I/O端口。

　?、貯x88796的ISA接口設計

　　Ax88796有兩個輸入引腳CPU[1:0]設置不同的工作模式，用于和不同的CPU總線相連。在與TMS320F2812連接時，將CPU[1:0]都拉低，設置為ISA總線接口。Ax88796的地址總線SA與數(shù)據總線SD分別與TMS320F2812的地址/數(shù)據總線相連，TMS320F2812通過I/O讀寫Ax88796的寄存器來控制其狀態(tài)，通過遠程DMA FIFOs與Ax88796的內部SRAM進行數(shù)據交換。Ax88796的基地址默認值200H，所以基地址范圍為200H～21FH。Ax88796的ISA接口有10根地址線，SA[9:0]。

　　②Ax88796電源設計

　　Ax88796具有多種電壓類型：VDD、VDDA、VDDPD和VDDO，分別為芯片內部的數(shù)字電路、模擬電路、相位偵測模塊、收發(fā)器驅動模塊提供電源。雖然同為3.3V電壓，但為了防止各個模塊通過電源線發(fā)生串繞，要求各電源獨立供電，于是設計了電源隔離、濾波電路，將系統(tǒng)的3.3V供電電壓，通過LC濾波分為Ax88796所需的四路電壓。