LVDS電路的仿真與設(shè)計(jì)

引言：隨著電子設(shè)計(jì)技術(shù)的不斷進(jìn)步，要求更高速率信號(hào)的互連。在傳統(tǒng)并行同步數(shù)字信號(hào)的數(shù)位和速率將要達(dá)到極限的情況下，設(shè)計(jì)師轉(zhuǎn)向從高速串行信號(hào)尋找出路。HyperTansport（by AMD）， Infiniband(by Intel)，PCI-Express（by Intel）等第三代I/O總線標(biāo)準(zhǔn)（3GI/O）不約而同地將低壓差分信號(hào)（LVDS）作為下一代高速信號(hào)電平標(biāo)準(zhǔn)。本文將從LVDS信號(hào)仿真、設(shè)計(jì)，測(cè)試等多方面探討合適的LVDS信號(hào)的實(shí)現(xiàn)。
　　
　　關(guān)鍵詞：LVDS，阻抗控制，端接匹配

　　LVDS(Low Voltage Differential Signal)低壓差分信號(hào)，最早由美國國家半導(dǎo)體公司（National Semiconductor）提出的一種高速串行信號(hào)傳輸電平，由于它傳輸速度快，功耗低，抗干擾能力強(qiáng)，傳輸距離遠(yuǎn)，易于匹配等優(yōu)點(diǎn)，迅速得到諸多芯片制造廠商和應(yīng)用商的青睞，并通過TIA/EIA(Telecommunication Industry Association/Electronic Industries Association)的確認(rèn)，成為該組織的標(biāo)準(zhǔn)（ANSI/TIA/EIA-644 standard）。LVDS信號(hào)被廣泛應(yīng)用于計(jì)算機(jī)、通信以及消費(fèi)電子領(lǐng)域，并被以PCI－Express為代表的第三代I/O標(biāo)準(zhǔn)中采用。

　　傳輸線阻抗設(shè)計(jì)
　　LVDS信號(hào)的電壓擺幅只有350MV， 為電流驅(qū)動(dòng)的差分信號(hào)方式工作，最長的傳輸距離可以達(dá)到10米以上。為了確保信號(hào)在傳輸線當(dāng)中傳播時(shí)，不受反射信號(hào)的影響，LVDS信號(hào)要求傳輸線阻抗受控，其中單線阻抗為50ohms，差分阻抗100ohms。在實(shí)際應(yīng)用當(dāng)中，利用一些高速電路仿真分析工具，通過合理的設(shè)置層疊厚度和介質(zhì)參數(shù)，調(diào)整走線的線寬和線間距，計(jì)算出單線和差分阻抗結(jié)果，來達(dá)到阻抗控制的目的。如下圖，使用Mentor公司的ePlanner工具設(shè)計(jì)差分信號(hào)的布線規(guī)則，計(jì)算出單線和差分阻抗
　　例如通過如下的層疊和布線參數(shù)設(shè)計(jì)，得到單線阻抗為58.8Ω，差分阻抗為：102Ω





　　PCB層疊參數(shù)設(shè)置和阻抗計(jì)算結(jié)果
　　但是在很多時(shí)候，同時(shí)滿足單線阻抗和差分阻抗是比較困難的。一方面，線寬（Width）和線間距(Separation)的調(diào)整范圍會(huì)受到物理設(shè)計(jì)空間的限制，例如在BGA或直列型邊緣連接器內(nèi)的布線和線寬受焊盤尺寸和間距的限制；另一方面，W和S的改變都會(huì)影響到單線和差分阻抗的結(jié)果。因此，在一定的層疊條件下，了解W和S與阻抗之間的關(guān)系，對(duì)設(shè)計(jì)師設(shè)定差分布線規(guī)則就十分有意義了。利用Mentor公司的HyperLynx軟件，可以很方便的計(jì)算出達(dá)到預(yù)定阻抗值的線寬和線間距關(guān)系。 

 

　　這里的曲線表示在當(dāng)前層疊和介質(zhì)條件下，達(dá)到100ohms差分阻抗的線寬和線間距之間關(guān)系。通過這個(gè)曲線，我們可以迅速判斷滿足阻抗控制要求達(dá)到的物理規(guī)則。如果條件不能滿足，則可以迅速改變層疊和介質(zhì)參數(shù)，尋找新的結(jié)合點(diǎn)。

　　端接匹配（Termination）
　　LVDS信號(hào)的拓?fù)淇梢允屈c(diǎn)到點(diǎn)單向，點(diǎn)到點(diǎn)雙向或總線型（multi－drop）。無論哪種應(yīng)用，都需要在接收端進(jìn)行端接匹配。匹配值一般等于差分組抗，為100ohms。匹配電阻在這里主要起到吸收負(fù)載反射信號(hào)的作用，因此要求放置的距離接收器端盡量靠近。很多器件將100 ohms匹配做到片內(nèi)，在設(shè)計(jì)時(shí)可以選擇使用片內(nèi)的匹配電阻，從而簡化設(shè)計(jì)和PCB layout工作。但是這個(gè)片內(nèi)的匹配電阻，并不在用于仿真的IBIS模型中反映出來。因此在前仿真當(dāng)中，需要添加這樣一個(gè)匹配電阻；在后仿真時(shí)要使用what－if分析，在接收端使用虛擬匹配。否則，LVDS信號(hào)會(huì)因?yàn)闆]有終端匹配，產(chǎn)生差模干擾，影響仿真結(jié)果。
　　以下是使用Mentor公司的ePlanner仿真沒有終端匹配和添加了終端匹配的LVDS信號(hào)波形。
　　1. ePlanner仿真點(diǎn)到點(diǎn)單向無匹配LVDS信號(hào)，信號(hào)頻率為777MHz.
 





　　2. ePlanner仿真點(diǎn)到點(diǎn)單向匹配LVDS信號(hào)，信號(hào)頻率為777MHz.
 




　　差分信號(hào)布線
　　一般來說，按照阻抗設(shè)計(jì)規(guī)則進(jìn)行差分信號(hào)布線，就可以確保LVDS信號(hào)質(zhì)量。在實(shí)際布線當(dāng)中，LVDS差分信號(hào)布線應(yīng)遵循以下幾點(diǎn)：
　　1. 差分對(duì)應(yīng)該盡可能地短、走直線、減少布線中的過孔數(shù)，差分對(duì)內(nèi)的信號(hào)線間距必須保持一致；避免差分對(duì)布線太長，出現(xiàn)太多的拐彎。
　　2. 差分對(duì)與差分對(duì)之間應(yīng)該保證10倍以上的差分對(duì)間距，減少線間串?dāng)_。必要時(shí)，在差分對(duì)之間放置隔離用的接地過孔。
　　3. LVDS差分信號(hào)信號(hào)不可以跨平面分割。盡管兩根差分信號(hào)互為回流路徑，跨分割不會(huì)割斷信號(hào)的回流，但是跨分割部分的傳輸線會(huì)因?yàn)槿鄙賲⒖计矫娑鴮?dǎo)致阻抗的不連續(xù)。
　　4. 盡量避免使用層間差分信號(hào)。在PCB板的實(shí)際加工過程中，由于層疊之間的層壓對(duì)準(zhǔn)精度大大低于同層蝕刻精度，以及層壓過程中的介質(zhì)流失，層間差分信號(hào)不能保證差分線之間間距等于介質(zhì)厚度，因此會(huì)造成層間差分對(duì)的差分阻抗變化。因此建議盡量使用同層內(nèi)的差分。
　　5. 在阻抗設(shè)計(jì)時(shí)，盡量設(shè)計(jì)成緊耦合方式（即差分對(duì)線間距小于或等于線寬），差分對(duì)與差分對(duì)之間。