基于PCI總線和DSP芯片的圖像處理平臺的硬件設(shè)計

　　隨著計算機(jī)、多媒體和數(shù)據(jù)通信技術(shù)的高速發(fā)展,數(shù)字圖像技術(shù)近年來得到了極大的重視和長足的發(fā)展,并在科學(xué)研究、工業(yè)生產(chǎn)、醫(yī)療衛(wèi)生、教育、娛樂、管理和通信等方面取得了廣泛的應(yīng)用。同時,人們對計算機(jī)視頻應(yīng)用的要求也越來越高,從而使得高速、便捷、智能化的高性能數(shù)字圖像處理設(shè)備成為未來視頻設(shè)備的發(fā)展方向,這必然要求產(chǎn)生相適應(yīng)的新理論、新方法和新算法。為了在利用這些新技術(shù)的過程中檢驗(yàn)其可行性,研制了基于PCI總線和DSP芯片的圖像處理平臺,該圖像處理平臺是利用PHILIPS公司的視頻輸入處理器SAA7113、TI公司的TMS320C32高速浮點(diǎn)DSP和AMCC公司的S5933 PCI總線接口芯片搭建的。利用高速的PCI總線和功能強(qiáng)大的DSP芯片,可以進(jìn)行視頻壓縮、圖像檢測、視覺定位等算法研究。

　　1 系統(tǒng)功能概述

　　根據(jù)實(shí)際應(yīng)用需要,該系統(tǒng)的主要功能有:

　　(1)可以在不同輸入制式PAL和NTSC之間進(jìn)行自動切換和處理。

　　(2)能利用采集到的YUV圖像信號數(shù)據(jù)進(jìn)行壓縮算法的驗(yàn)證,或轉(zhuǎn)換成灰度圖像數(shù)據(jù)、RGB格式圖像數(shù)據(jù)等進(jìn)行檢測、定位等算法的檢驗(yàn)。

　　(3)能將處理后的數(shù)據(jù)通過PCI接口交給上層系統(tǒng)(PC機(jī))保存或進(jìn)行進(jìn)一步驗(yàn)證處理。   

　　(4)系統(tǒng)具有軟件修改、升級功能和靈活性,便于算法的改進(jìn)驗(yàn)證。

　　系統(tǒng)的設(shè)計難點(diǎn)主要是如何實(shí)現(xiàn)系統(tǒng)數(shù)據(jù)的高速傳輸。圖像數(shù)據(jù)由專用集成視頻解碼器SAA7113采集,經(jīng)A/D轉(zhuǎn)換處理后傳輸?shù)紻SP;再經(jīng)DSP處理后通過PCI接口傳輸?shù)絇C機(jī)。如何實(shí)現(xiàn)SAA7113與DSP之間和DSP與S5933之間的高效率數(shù)據(jù)通信是解決這個問題的關(guān)鍵。通過分析研究,在SAA7113與DSP之間采用CPLD控制的兩幀輪換方式,實(shí)現(xiàn)圖像的隔行信號變逐行信號以及采集和處理的同步進(jìn)行;在DSP與S5933之間采用DMA傳輸方式,實(shí)現(xiàn)數(shù)據(jù)流在系統(tǒng)中的高速傳輸,以滿足圖像處理要求。

　　2 系統(tǒng)的硬件設(shè)計

　　整個系統(tǒng)由視頻解碼器、DSP和PCI總線專用芯片組成。系統(tǒng)框圖如圖1所示。

 　　DSP芯片采用TMS320C32,該芯片是在TMS320C30的基礎(chǔ)上簡化而來的,含有TMS320C30 CPU核心。它增加了一些常用的功能部件,使程序引導(dǎo)功能、串行接口傳輸和存儲器均可支持8、16、32位的數(shù)據(jù)。它可產(chǎn)生邊沿中斷和電平中斷,可由用戶編程設(shè)定中斷向量表的地址,具有空等待和低功耗兩種電源管理方式。它具有兩個DMA通道,功能強(qiáng)大的外部存儲器接口既可以滿足視頻解碼接口8位數(shù)據(jù)的要求,也可以實(shí)現(xiàn)PCI接口32位數(shù)據(jù)的的高速數(shù)據(jù)傳輸。TMS320C32靈活的程序加載可以實(shí)現(xiàn)在系統(tǒng)編程。

　　PCI總線專用接口芯片采用S5933,它是一種功能強(qiáng)且使用靈活的PCI總線控制器專用芯片,該芯片符合PCI局部總線規(guī)范2.1版本,既可作為PCI總線目標(biāo)設(shè)備,實(shí)現(xiàn)基本的傳送要求;也可作為PCI總線主控設(shè)備,訪問其它PCI總線設(shè)備。S5933的峰值傳送速率為132Mbps(32位PCI數(shù)據(jù)線)。S5933提供了3個物理總線接口:PCI總線接口、外加總線接口(ADD-ON BUS);可選的NV存儲器接口。用戶可根據(jù)需要設(shè)計S5933與外加總線接口相連接的邏輯電路和配置空間的初始化,而不必考慮PCI總線規(guī)范眾多的協(xié)議,從而將復(fù)雜的PCI總線接口關(guān)系轉(zhuǎn)化為簡單的8/16/32位外加總線(ADD-ON BUS)接口關(guān)系。S5933芯片功能框圖如圖2所示。

 　　PCI總線與外加總線之間的數(shù)據(jù)傳輸可以通過內(nèi)部先入先出存儲器(FIFO)、郵箱寄存器(Mailbox)和數(shù)據(jù)直傳通道(Pass-Thru)三種通道進(jìn)行。各通道都包括兩組寄存器以分別完成PCI總線和ADD-ON總線接口雙向數(shù)據(jù)傳輸,為使用者提供較為寬松而靈活的設(shè)計空間。

　　可編程視頻解碼芯片采用SAA7113,該芯片是可編程視頻處理芯片,采用CMOS工藝。通過簡單的I2C總線可以對其實(shí)現(xiàn)編程控制;內(nèi)部包含兩路模擬處理通道,能實(shí)現(xiàn)視頻源的選擇、抗混疊(去假頻)濾波、模/數(shù)變換、自動嵌位、自動增益控制、時鐘產(chǎn)生、多制式(PAL BGHI、PAL M、PAL N、NTSC M和NTSC N)解碼及亮度、對比度和飽和度控制。

    本系統(tǒng)采用軟件模擬I2C總線的控制方式,通過DSP的多功能口實(shí)現(xiàn)DSP對SAA7113的初始化等控制;根據(jù)SAA7113輸出的同步脈沖,通過使用可編程器件CPLD,產(chǎn)生圖像幀存儲器的地址信號、讀寫信號以及幀切換等控制信號,實(shí)現(xiàn)SAA7113和DSP之間的高速數(shù)據(jù)通訊。

　　3 DSP與SAA7113之間的無縫連接

　　SAA7113輸出的是隔行視頻信號,一幀圖像需要傳送兩次,分別記為奇場圖像和偶場圖像;視頻處理的對象是逐行排列的圖像信號,因此必須等待一幀圖像(連續(xù)的奇、偶兩場信號)采集完后,合成到一個圖像幀中才能進(jìn)行后續(xù)處理。利用SAA7113的同步信號,使用可編程邏輯器件CPLD構(gòu)建控制器,可將圖像數(shù)據(jù)寫入幀存儲器,解決圖像幀合成問題。為了向前端處理器(DSP)提供連續(xù)的圖像信號,采用兩個圖像幀存儲器A和B交替存儲的方式,來暫存采集到的圖像數(shù)據(jù)和需要處理的圖像數(shù)據(jù),可實(shí)現(xiàn)圖像的實(shí)時連續(xù)采集處理。

　　DSP與SAA7113之間的硬件接口如圖3所示,整個接口的控制邏輯,包括兩個子模塊:幀圖像寫入控制器和乒乓開關(guān),由一塊CPLD來完成。CPLD芯片采用ALTERA公司的EPM9320RC208。兩組幀存儲器A和B采用CYPRESS公司生產(chǎn)的兩塊CY7C1049芯片,容量為512K×8bit,存取時間不超過15ns,能滿足圖像實(shí)時采集要求。

　　SAA7113由數(shù)字視頻輸出口VPO[7:0?]輸出視頻數(shù)據(jù)。系統(tǒng)設(shè)置SAA7113的輸出數(shù)據(jù)為標(biāo)準(zhǔn)的ITU 656 4:2:2 YUV格式,每一個象素的數(shù)據(jù)由兩個連續(xù)的字節(jié)表示。為了方便地存儲處理圖像,系統(tǒng)僅取一幀圖像中間的512×512個象素作為一幀,即所取圖像幀為連續(xù)奇偶兩場圖像的中央512行,且每行取中間的512個象素的圖像塊。

　　利用SAA7113的同步信號,幀圖像寫入控制器模塊產(chǎn)生幀存儲器的地址信號、寫信號以及幀切換信號之一(RDY1)。SAA7113輸出的同步信號包括LLC、RTS0、RTS1。LLC是行鎖定系統(tǒng)時鐘輸出,為象素時鐘頻率的兩倍,即27MHz,用來同步數(shù)據(jù)采集,使得一個LLC周期輸出一個字節(jié)的圖像數(shù)據(jù)。在圖像數(shù)據(jù)有效時,其上升沿反相后作為幀存儲器的WE#信號。RTS0、RTS1的功能是通過編程設(shè)置SAA7113功能寄存器確定的。RTS0被設(shè)置為水平輸出參考信號(行有效信號),RTS0高電平時表示采集一行有效象素,低電平時表示場消隱信號,在RTSO上升沿后,幀圖像寫入控制器控制采集一行中間的512個象素數(shù)據(jù),將其余的象素數(shù)據(jù)丟棄。RTS1被設(shè)置為垂直輸出參考信號和奇偶場信號,RTS1高電平時表示采集奇場圖像所需要的有效數(shù)據(jù),在RTS1上升沿時,開始采集奇場圖像數(shù)據(jù),同時它也被用來作為幀圖像開始的信號;RTS1低電平時表示采集偶場中所需要的圖像數(shù)據(jù),在RTS1下降沿時,開始采集偶場圖像數(shù)據(jù)。在RTS1上升沿時,幀圖像寫入控制器控制采集256行象素數(shù)據(jù)作為奇場圖像;在RTS1下降沿時,順次采集下面的256行象素數(shù)據(jù)作為偶場圖像,其余的圖像行數(shù)據(jù)丟棄。使用512K×8bit的靜態(tài)存儲器(SRAM),恰好可以存放一幀512×512×2×8bit的圖像。在合成一幀圖像時,對應(yīng)的奇場圖像的第n個象素和偶場圖像的第n個象素在存儲器內(nèi)位置相差512×2×8bit,幀圖像寫入控制器通過把RTS1(奇偶場有效)信號作為寫入圖像數(shù)據(jù)的幀存儲器地址信號中的A1[11],把場中有效行的計數(shù)輸出信號作為幀存儲器地址信號中的A1[18:12],把行中有效象素的計數(shù)輸出信號作為幀存儲器地址信號中的A1[10:0],從而實(shí)現(xiàn)隔行信號變逐行信號存儲在一圖像幀存儲器中。圖4為圖像采集同步信號時序圖。當(dāng)采集完一幀圖像數(shù)據(jù)時,幀圖像寫入控制器產(chǎn)生RDY1信號,通知乒乓開關(guān)。

　　在CPLD內(nèi)部構(gòu)造一個乒乓開關(guān)控制模塊,自動完成幀間讀寫兩個通道接口的切換。其中幀圖像寫入控制器產(chǎn)生的寫圖像幀的地址信號A1[18:0]、寫控制信號WR#和SAA7113的VPO[7:0]組成了圖像幀寫通道的始端接口;DSP讀圖像幀的地址線信號A2[18:0]、讀控制信號R/W#和數(shù)據(jù)線的低8位信號DI[7:0]組成了圖像幀讀通道的終端接口;RDY1、RDY2(FX0)作為幀切換就緒信號觸發(fā)通道的切換。開始采集圖像數(shù)據(jù)時,幀切換就緒信號RDY1、RDY2同時為假,圖像幀寫通道的始端接口信號與圖像幀A的接口信號RD、WE#、A[18:0]和D[7:0]連接;SAA7113的當(dāng)前幀圖像數(shù)據(jù)寫入幀存儲器A;同時,圖像幀讀通道的終端接口與圖像幀B的接口信號連接,DSP從幀B中取出前一幀圖像數(shù)據(jù)進(jìn)行處理;當(dāng)前幀的圖像數(shù)據(jù)采集完時,幀圖像寫入控制器停止采集數(shù)據(jù),置RDY1為真;同理,當(dāng)DSP在處理完前一幀圖像時,設(shè)置引腳FXO置RDY2為真。乒乓開關(guān)模塊在檢測到RDY1、RDY2同時為真時,切換通道的接口,此時圖像幀寫通道的始端接口與圖像幀B的接口連接;SAA7113的當(dāng)前幀圖像數(shù)據(jù)寫入幀存儲器B;圖像幀讀通道的終端接口與圖像幀存儲器A的接口信號連接,DSP從幀存儲器A中取出前一幀圖像數(shù)據(jù)進(jìn)行處理。這樣兩幀輪換進(jìn)行,實(shí)現(xiàn)了圖像的實(shí)時連續(xù)處理。

　　在DSP和SAA7113之間所有控制信號的接口邏輯和時序轉(zhuǎn)換都由CPLD來完成,增加了可靠性,簡化了PCB的版面,并且可以編程修改,提高了使用的靈活性。

　　4 S5933與DSP之間的接口設(shè)計

　　S5933的三種數(shù)據(jù)傳輸方式有不同的特點(diǎn),應(yīng)用于不同的場合。

　　S5933信箱方式不支持猝發(fā)(Burst)傳輸,由8個32位信箱寄存器組成,可從兩個方向進(jìn)行訪問。它們平均分為兩類,分別用于PCI接口和ADD-ON接口之間的雙向信息傳輸。主機(jī)和擴(kuò)展邏輯都可以通過查詢或中斷方式獲悉任一信箱寄存器的任一字節(jié)的空滿狀態(tài),并通過相應(yīng)地址訪問該字節(jié)。S5933的信箱寄存器映射在DSP的I/O空間中,從而可以實(shí)現(xiàn)DSP對信箱的直接操作,數(shù)據(jù)速率較低,故系統(tǒng)中只使用這種方式傳輸命令和狀態(tài)信息,例如PC機(jī)通知DSP設(shè)備關(guān)閉;DSP通知上層已經(jīng)傳送完數(shù)據(jù)(處理完的數(shù)據(jù)的大小不是固定的)等。

　　S5933的FIFO方式主要由兩個接口共用的兩個32×8比特的FIFO、讀或?qū)懙刂芳拇嫫饕约白x或?qū)懹嫈?shù)器組成。兩個FIFO分別作為PCI和ADD-ON接口之間的雙向緩沖區(qū)。S5933提供了快捷方式:一組專門用于FIFO方式傳輸?shù)目刂萍盃顟B(tài)信號,包括FIFO寄存器的直接讀、寫以及狀態(tài)信號等,用以提高數(shù)據(jù)傳輸速度,但此信號組只能工作在S5933為主控設(shè)備的情況下。S5933作為目標(biāo)設(shè)備時,內(nèi)部FIFO只是作為一般的寄存器,PCI總線如同訪問信箱寄存器那樣訪問它們,操作比較直觀,但不支持猝發(fā)傳輸,極大地限制了傳輸速度;S5933作為主控設(shè)備時,FIFO方式可進(jìn)行DMA方式的猝發(fā)傳輸,S5933可以通過FIFO接口啟動DMA傳輸周期,傳輸過程不需要CPU的干預(yù),傳輸?shù)乃俾逝c外部設(shè)備的數(shù)據(jù)傳輸速率有關(guān),可以得到很高的數(shù)據(jù)傳輸速率。S5933的DMA數(shù)據(jù)傳輸啟動方式有兩種:PCI總線接口啟動和ADD-ON總線接口啟動。啟動方式?jīng)Q定于由哪個接口設(shè)置讀或?qū)懙刂芳拇嫫饕约白x或?qū)懹嫈?shù)器:PCI總線接口啟動方式是由PCI總線主設(shè)備(一般是PC機(jī)的客戶程序)設(shè)置DMA相關(guān)寄存器發(fā)起DMA傳輸?shù)?ADD-ON總線接口啟動方式是由外部邏輯電路(一般是外部插卡上的CPU)設(shè)置DMA相關(guān)寄存器發(fā)起DMA傳輸?shù)摹?/p>

　　S5933的PASS-THRU方式使主機(jī)以內(nèi)存映射方式訪問ADD-ON接口的存儲空間,只能工作在S5933是目標(biāo)設(shè)備的情況下,且外部接口需要邏輯電路的支持,故不常用。

　　本系統(tǒng)是圖像處理的一個實(shí)驗(yàn)平臺,既要求數(shù)據(jù)傳輸率高,又要求有一定的升級功能和靈活性。因此,系統(tǒng)采用FIFO數(shù)據(jù)傳輸方式。當(dāng)采集的圖像數(shù)據(jù)量大且要求傳輸速度高時,可以采用FIFO方式中的PCI總線接口啟動DMA方式,使用DMA傳輸;有一些應(yīng)用場合,要傳送的數(shù)據(jù)個數(shù)不明確,例如圖像壓縮后的數(shù)據(jù)量是不一定的,可以使用外加總線接口啟動DMA的傳輸方式傳送壓縮圖像,而用信箱方式傳送命令和圖像狀態(tài)信息。在這種方式下,S5933的外加總線操作寄存器全部映射在TMS320C32 DSP的選通控制信號IOSTRB#控制的空間中,使DSP對PCI接口傳輸?shù)臄?shù)據(jù)的控制十分簡單,就象操作自身的外圍接口一樣。S5933與DSP之間的硬件接口的具體連接方式如圖5所示。

　　S5933和DSP之間的硬件連接,就是利用DSP的讀寫信號R/W#、地址選通控制信號IOSTRB#、外部設(shè)備就緒信號RDY#和部分地址信號以及S5933的FIFO狀態(tài)信號WRFULL進(jìn)行簡單的時序和邏輯組合,生成對S5933的外加總線接口的讀寫控制信號:WR#、RD#、SELECT#、ADR[6:2]、BE[3:0]、WRFIFO#。S5933的數(shù)據(jù)總線與DSP的數(shù)據(jù)總線相連接,數(shù)據(jù)線寬度為32位,以便提供盡可能高的傳輸速率。

　　本文采用PCI接口芯片S5933、DSP芯片TMS320C32和視頻輸入處理芯片SAA7113設(shè)計實(shí)現(xiàn)的視頻圖像處理實(shí)驗(yàn)平臺系統(tǒng)可以實(shí)現(xiàn)圖像的高速連續(xù)采集,進(jìn)行圖像壓縮、圖像處理等算法的驗(yàn)證,達(dá)到了系統(tǒng)設(shè)計的目標(biāo)。本系統(tǒng)具有使用靈活、升級方便等特點(diǎn)?？紤]到DSP芯片的內(nèi)部RAM有限,程序不能完全在片內(nèi)運(yùn)行,在進(jìn)行一些復(fù)雜的圖像處理運(yùn)算時,速度會受到限制,故本系統(tǒng)僅適用于靜態(tài)圖像的處理算法研究。

 　　參考文獻(xiàn)

　　1 陳利學(xué).微機(jī)總線與接口設(shè)計.成都]電子科技大學(xué)出版社,1998.6

　　2 TMS320第三代數(shù)字信號處理器用戶指南.北京]北京聞亭科技發(fā)展有限公司,1998

　　3 TMS320C3X Users’ Guide.TI Inc,2001

　　4 S5933 32-bit PCI MatchMaker Data Sheet.AMCC,1998

　　5 SAA7113 9-bit Video Input Processor Data Sheet. Philips Semiconductors, 1999