基于USB的ARINC429總線接口模塊設(shè)計

　　引言 

　　ARINC429總線由美國航天無線電設(shè)備公司所資助，是廣泛應(yīng)用于當(dāng)前航空電子設(shè)備中的一種數(shù)據(jù)總線傳輸標(biāo)準(zhǔn)。與傳統(tǒng)的航空電子設(shè)備間的模擬傳輸相比，ARINC429總線具有抗干擾能力強、傳輸精度高、傳輸線路少以及成本低等優(yōu)點。ARINC數(shù)據(jù)總線協(xié)議規(guī)定一個數(shù)據(jù)由32位組成，采用雙極性歸零碼，以12.5Kb/s或100Kb/s碼速率傳輸。本設(shè)計利用USB即插即用、FPGA可靈活配置等特點，設(shè)計了基于USB總線的ARINC429總線接口模塊。

　　接口模塊總體設(shè)計結(jié)構(gòu)

　　接口模塊總體設(shè)計包括硬件設(shè)計和軟件設(shè)計兩部分。硬件設(shè)計由USB接口芯片，FPGA和調(diào)制/解調(diào)電路三部分組成。硬件設(shè)計整體框圖如圖1所示。USB接口芯片采用CYPRESS公司的USB2.0接口芯片CY68013，主要完成PC機和FPGA之間的數(shù)據(jù)傳輸，起到接口模塊的橋梁作用。FPGA采用ALTERA公司的CycloneⅡ系列EP2C5Q208，主要負(fù)責(zé)將32位429數(shù)據(jù)字按照ARINC429數(shù)據(jù)總線協(xié)議串行輸出，當(dāng)檢測到ARINC429總線上的數(shù)據(jù)時，將數(shù)據(jù)組裝成32位429數(shù)據(jù)字發(fā)送給PC機。調(diào)制/解調(diào)電路主要負(fù)責(zé)將FPGA輸出的LVTTL電平調(diào)制為滿足ARINC429總線電氣特性的電平（即高電平為+10V，低電平為-10V，0V為自身時鐘脈沖），并將輸入的ARINC429電平解調(diào)為FPGA可接收的LVTTL電平。

　　軟件設(shè)計主要包括USB-ARINC儀器驅(qū)動程序，USB設(shè)備驅(qū)動程序以及底層USB固件程序的設(shè)計。軟件設(shè)計整體框圖如圖2所示。USB-ARINC儀器驅(qū)動程序主要將應(yīng)用程序與驅(qū)動程序之間的通信協(xié)議以及接口模塊的硬件控制進(jìn)行再次封裝，并為應(yīng)用程序提供接口，即API函數(shù)。USB設(shè)備驅(qū)動程序主要負(fù)責(zé)PC機與接口模塊之間的數(shù)據(jù)傳輸。USB固件程序主要負(fù)責(zé)發(fā)送接口模塊的控制命令，32位429總線數(shù)據(jù)字以及接收到32位429數(shù)據(jù)字后的中斷處理。

　　接口模塊硬件設(shè)計

　　接口模塊硬件部分由USB接口芯片，F(xiàn)PGA和調(diào)制/解調(diào)電路三部分組成。下面以一路429設(shè)備為例來介紹接口模塊的發(fā)送和接收部分的硬件設(shè)計。

　　發(fā)送部分硬件設(shè)計

　　發(fā)送部分硬件設(shè)計框圖如圖3所示。發(fā)送部分主要負(fù)責(zé)將ARINC429數(shù)據(jù)字按照設(shè)置的發(fā)送模式傳輸給ARINC429總線。

　　USB接口芯片CY68013負(fù)責(zé)接收PC機傳來的32位429數(shù)據(jù)字，并傳輸給PC機所指定的429總線設(shè)備。由于要傳輸給多路429總線設(shè)備，所以PC機還必須給每一個429數(shù)據(jù)字加上一個設(shè)備通道號。圖3中接口芯片內(nèi)的Buffer用來存儲要發(fā)送的429數(shù)據(jù)字。當(dāng)8051處理器檢測到Buffer中有數(shù)據(jù)后，先將設(shè)備通道號寫給FPGA中發(fā)送控制模塊，然后再將429數(shù)據(jù)字寫到FPGA的RAM中。

　　由于在測試ARINC429電子設(shè)備中，時常要求多路ARINC429總線同時傳輸數(shù)據(jù)。為了實現(xiàn)接口模塊多路ARINC429總線同時工作，本設(shè)計采用了一個全局start/stop信號。當(dāng)PC機傳下start信號后，F(xiàn)PGA中各路的發(fā)送控制模塊開始將RAM中數(shù)據(jù)取出并傳輸給移位寄存器。移位寄存器再將并行輸入的32位429數(shù)據(jù)字串行輸出給外圍的發(fā)送調(diào)制電路。FPGA中時鐘控制模塊用來控制發(fā)送ARINC429數(shù)據(jù)字的速率。

　　因為FPGA輸出信號是LVTTL電平，并不滿足ARINC429數(shù)據(jù)總線的電氣特性，所以必須加上發(fā)送調(diào)制電路對FPGA輸出的LVTTL A和LVTTL B兩路信號進(jìn)行調(diào)制，以滿足ARINC429數(shù)據(jù)總線的電氣特性。

　　接收部分硬件設(shè)計

　　接收部分硬件設(shè)計框圖如圖4所示。接收部分主要作用是檢測ARINC429總線上是否有數(shù)據(jù)，并當(dāng)有數(shù)據(jù)時將并行的32位429數(shù)據(jù)字組裝成并行的4個字節(jié)數(shù)據(jù)發(fā)送給PC機。

　　首先，PC機設(shè)置接收部分的傳輸速率，即設(shè)置FPGA中時鐘控制模塊輸出的讀控制時鐘信號r_clk，它以16倍于傳輸速率進(jìn)行采樣。當(dāng)LVTTL A和LVTTL B任一路為高電平，即為有效數(shù)據(jù)的開始。在FPGA中，同步字頭接收模塊負(fù)責(zé)這部分工作。當(dāng)有效數(shù)據(jù)開始后，接收32個串行輸入數(shù)據(jù)，并將數(shù)據(jù)發(fā)送給接收數(shù)據(jù)檢測模塊，同時data_en信號有效。接收數(shù)據(jù)檢測模塊檢測到data_en信號，鎖存32位429數(shù)據(jù)字。在對數(shù)據(jù)進(jìn)行奇校驗無誤后，向USB接口芯片發(fā)送一個中斷信號。