<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 應(yīng)對混合信號驗(yàn)證難題的Discovery AMS解決方案

          應(yīng)對混合信號驗(yàn)證難題的Discovery AMS解決方案

          ——
          作者:Sandeep Mehndiratta 時(shí)間:2005-09-21 來源:EDN電子設(shè)計(jì)技術(shù) 收藏
          應(yīng)對混合信號驗(yàn)證難題的Discovery AMS解決方案
           當(dāng)今,隨著越來越多消費(fèi)產(chǎn)品功能的不斷升級,無線連接已無處不在,對復(fù)雜的混合信號SoC設(shè)計(jì)的需求量正在大幅度增長。為順應(yīng)這一發(fā)展趨勢,發(fā)布了Discovery AMS,作為一項(xiàng)全新的芯片級混合信號驗(yàn)證解決方案。
            在各類市場上,我們都可以看到許多精密復(fù)雜產(chǎn)品的涌現(xiàn)。比如手機(jī)和PDA正以拍攝數(shù)碼相片作為附加功能。而在汽車工業(yè)等諸多領(lǐng)域,也不斷推出越來越復(fù)雜的精密產(chǎn)品。這證明了在未來的設(shè)計(jì)中,提供豐富的功能是成就與眾不同的產(chǎn)品的關(guān)鍵,而且通常要內(nèi)置無線連接功能。為滿足市場對功能豐富產(chǎn)品的迫切需求,設(shè)計(jì)人員正在開發(fā)將大規(guī)模的模擬部件和大規(guī)模的數(shù)字部件整合起來的芯片。
            此外,亞微米級幾何尺寸與高運(yùn)行頻率結(jié)合起來,意味著數(shù)字邏輯電路這時(shí)的性能表現(xiàn)與模擬電路相似。實(shí)際上,當(dāng)今設(shè)計(jì)上的進(jìn)步對驗(yàn)證技術(shù)提出了一項(xiàng)新的挑戰(zhàn)。
            但是,實(shí)踐已經(jīng)證明,傳統(tǒng)型的驗(yàn)證方法已經(jīng)不足以解決當(dāng)今新一代的設(shè)計(jì)難題,這就預(yù)示著混合信號設(shè)計(jì)需要一項(xiàng)新的全芯片級驗(yàn)證解決方案。
            目前的驗(yàn)證流程為何失敗
            在傳統(tǒng)的驗(yàn)證流程中,分別設(shè)立的數(shù)字設(shè)計(jì)團(tuán)隊(duì)和模擬設(shè)計(jì)團(tuán)隊(duì)事實(shí)上是在相互獨(dú)立的情況下開展工作的。這樣可能導(dǎo)致算法和接口方面的問題被忽視。盡管他們認(rèn)真地按照系統(tǒng)技術(shù)規(guī)格努力工作,但存在的問題可能等到整個(gè)設(shè)計(jì)周期完成后,才能檢查出來,而這時(shí)的問題可能對功能和時(shí)序產(chǎn)生重大影響。這種方法的結(jié)果可能導(dǎo)致硅片的重新設(shè)計(jì),不但增加了成本,而且最終會造成產(chǎn)品推遲上市的昂貴代價(jià)。
            在傳統(tǒng)方式中,由不同團(tuán)隊(duì)來驗(yàn)證同一設(shè)計(jì)的數(shù)字部分和模擬部分;數(shù)字部分在綜合/HDL環(huán)境下驗(yàn)證,而模擬部分在電路仿真環(huán)境下驗(yàn)證。但是,由于驗(yàn)證團(tuán)隊(duì)的工作相互獨(dú)立,導(dǎo)致混合信號SoC的驗(yàn)證并未得到芯片級的集成。集成問題是通過測試臺的假設(shè)和在模擬電路區(qū)域周圍提供充足的防護(hù)隔離帶,將數(shù)字噪聲與敏感的模擬電路基底材料隔離開來解決。
            但是,隨著更加復(fù)雜的功能正在整合到芯片中,以及芯片內(nèi)置時(shí)鐘的頻率不斷提高,防護(hù)隔離帶方案已經(jīng)成為一項(xiàng)不現(xiàn)實(shí)的方案,這是因?yàn)樗鼰o法解決內(nèi)嵌在模擬電路塊中的功能。另外,硅材料或頂蓋區(qū)塊非必要的浪費(fèi)會造成制造成本的額外增加。
            另一種方法是選用數(shù)字式的HDL來對模擬電路塊的行為進(jìn)行建模。但是,這些模型無法模擬所有的模擬電路行為,并且在HDL模型和模擬電路的實(shí)際功能間缺乏相關(guān)性。同樣地,在晶體管級對整個(gè)芯片的仿真只能在設(shè)計(jì)周期末尾才是可行的。而這種方法的計(jì)算量非常大,從而延遲了對技術(shù)規(guī)范定義階段就存在的缺陷的檢測。
            目前,許多SoC芯片包含同樣大規(guī)模的數(shù)字電路和模擬電路,也有與模擬電路特性類似的高速數(shù)字模塊。傳統(tǒng)方法針應(yīng)對混合信號驗(yàn)證的不足,意味著業(yè)界對下一代混合信號驗(yàn)證解決方案的需求。
            混合信號驗(yàn)證的需求
            理想的混合信號驗(yàn)證解決方案應(yīng)該具備在模擬電路模塊和數(shù)字電路模塊之間進(jìn)行驗(yàn)證的功能。仿真器必須足以對設(shè)計(jì)中的模擬和高性能數(shù)字部分的深亞微米效應(yīng)進(jìn)行準(zhǔn)確的建模,例如信號串?dāng)_和地線反彈。在90納米及以下工藝時(shí),為了確保工作情況滿足要求,還應(yīng)該對寄生效應(yīng)進(jìn)行驗(yàn)證。
            對于負(fù)責(zé)多方面驗(yàn)證工作的設(shè)計(jì)人員來說,這套解決方案應(yīng)該具備高性能和大容量的仿真能力,以快速仿真規(guī)模不斷加大的設(shè)計(jì)。此外,為了進(jìn)行芯片布局后的分析,該方案還應(yīng)該能夠有效地處理大量的寄生數(shù)據(jù),而同時(shí)要通過模型相關(guān),在仿真器之間提供一致的結(jié)果。另一項(xiàng)不斷增長的需求是支持建立在語言標(biāo)準(zhǔn)上的形為建模方法,例如Verilog-AMS,以實(shí)現(xiàn)在設(shè)計(jì)過程中盡早對體系架構(gòu)進(jìn)行探測和對功能進(jìn)行驗(yàn)證。
            Discovery AMS提供了一套完整的混合信號驗(yàn)證解決方案
            Discovery-AMS是在其業(yè)界領(lǐng)先的高性能仿真器VCS、 HSPICE和NanoSim等基礎(chǔ)上開發(fā)的混合信號驗(yàn)證解決方案。Discovery-AMS提供了一個(gè)完整的驗(yàn)證環(huán)境,能夠?qū)θ酒旌闲盘栐O(shè)計(jì)進(jìn)行驗(yàn)證,并內(nèi)置對Accellera 2.0標(biāo)準(zhǔn)所定義的Verilog-AMS語言的支持。Discovery-AMS提供了獨(dú)一無二的精度、性能、容量結(jié)合,及靈活地對以任意Verilog、SPICE、Verilog-A和Verilog-AMS的設(shè)計(jì)組合進(jìn)行仿真(如圖1所示)。

          本文引用地址:http://www.ex-cimer.com/article/8737.htm
            

          關(guān)鍵詞: Synopsys公司

          評論


          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();