利用ASSP節(jié)約成本加速產(chǎn)品上市

在許多嵌入式混合信號應(yīng)用中，為了在同一系統(tǒng)中同時滿足高性能模擬以及低成本數(shù)字邏輯這對相互沖突的要求，手工 (handcrafted) 專用集成電路 (ASIC) 常常是唯一實際可用的設(shè)計選擇。該概念旨在將作為ASIC的復(fù)雜特定用途應(yīng)用模擬從系統(tǒng)的數(shù)字商品部分分離開來。將模擬提取并整合到特定ASIC能夠優(yōu)化復(fù)雜特性，并將系統(tǒng)的通用特性進行商品化。
　　盡管會出現(xiàn)非重復(fù)設(shè)計 (NRE) 成本以及較長的生產(chǎn)間隔時間等問題，但將模擬與數(shù)字分開在許多情況下還是有其經(jīng)濟意義的。不過隨著如今現(xiàn)代芯片制造技術(shù)已經(jīng)達(dá)到或低于0.5μm 的程度，最低批量達(dá)10萬套時，通常完全定制的模擬電路其NRE為50多萬美元。此外，經(jīng)濟與額外的設(shè)計風(fēng)險以及縮短產(chǎn)品上市進程的壓力使手工解決方案幾乎一點都不現(xiàn)實。
　　當(dāng)今潮流是采用專用標(biāo)準(zhǔn)產(chǎn)品 (ASSP) 在單個系統(tǒng)中平衡高性能模擬、低成本數(shù)字以及縮短產(chǎn)品上市時間。這些 ASSP 可提供專用混合信號模擬特性作為優(yōu)化外設(shè)，同時實施的器件可在許多平臺上共享可重復(fù)使用的功能?？扉W微控制器 (MCU) 是最佳的共享功能解決方案選擇。設(shè)計人員不再需要集中其資源進行風(fēng)險極大的定制硬件實施，而是開發(fā)具有靈活性的、可編程的功能以便能迅速將其投入市場。
　　電子電表解決方案
　　ASSP能很好發(fā)揮作用的嵌入式混合信號應(yīng)用的一個常見實例是電子電表。電子電表要求電路系統(tǒng)在廣泛的動態(tài)范圍內(nèi)具備精確的電壓與電流轉(zhuǎn)換、可編程的快速MCU、計時功能、非易失存儲，以及靈活的顯示與通信特性。圖1顯示了常見的第一代電子電表的構(gòu)造塊。
圖 1



　　執(zhí)行能量轉(zhuǎn)換功能需要具備可編程增益放大器 (PGA) 的獨立模數(shù)轉(zhuǎn)換器 (ADC)。被轉(zhuǎn)換的線電壓和電流信號可進行數(shù)字處理，提供能量和線路時段測量、負(fù)電流動顯示、峰值電壓與電流等。數(shù)字信號處理器 (DSP) 可執(zhí)行必要的計算以提供準(zhǔn)確的活動能量、RMS電壓、電流以及波形采樣。
　　嵌入式信號處理器
　　就簡化的系統(tǒng)設(shè)計方法而言，諸如MSP430FE42x"電表芯片"等混合信號ASSP集成了測量功能，作為隨時可用的嵌入式信號處理器 (ESP)?？蓪?ESP看作是一種固定功能外設(shè)，是專門為電子電表應(yīng)用而量身定制。ESP作為一種外設(shè)可提供所有測量功能，如圖2所示。我們使用具備同時采樣和保持的三個獨立的16位Δ-Σ ADC-PGA 對。其中一個ADC用作電流測量，一個用作電壓測量，第三個則用作火線與零線 (line-to-neutral) 電流比較，以進行竄改檢測。
圖 2



　　我們可對嵌入式16位DSP進行編程，該器件采用優(yōu)化的CPU、硬件乘法器、RAM以及ROM。也集成了精確的電壓參考與溫度感應(yīng)器，用以減少外部組件。對設(shè)計工程師而言，ESP可方便地初始化，而無需應(yīng)用軟件。與主要的16位CPU的通信是通過現(xiàn)有的存儲器和數(shù)據(jù)地址總線作為可讀寫郵箱寄存器完成的。數(shù)字校準(zhǔn)在制造過程中執(zhí)行，無需其它的軟件支持。
　　為了滿足嚴(yán)格的準(zhǔn)確性要求，測量功能可在1000至1的動態(tài)電流范圍內(nèi)提供精確到 0.1% 的能量測量，大大超過了典型機械電表 2% 的一般精確度。由于具備每秒 4096的高采樣率，可以以數(shù)字的方式去除第20階的50或60Hz市電電源諧波，特別是在快速開關(guān)瞬變負(fù)載環(huán)境中實現(xiàn)了更高的精確度。由于完全通過ESP管理關(guān)鍵的能量計算，用戶可以使用MCU來實施獨特的特性，如顯示和自動讀表（AMR）。
　　單片方法
　　從芯片角度看，除了專用ESP之外，ASSP的主要吸引力還在于將所有其他功能可作為通用外設(shè)提供。在電表芯片實例中，主CPU可以完全訪問32kB系統(tǒng)內(nèi)部可編程 (isp) 閃存和1kB RAM，以開發(fā)應(yīng)用特性。憑借ISP，一般用作校準(zhǔn)和單元識別序列號的外部非易失存儲器可以取消，而代之以保存在正常的閃存中。周期性消耗數(shù)據(jù)也可記錄在ISP閃存中。
　　圖3顯示了完整的片上電表。兩款業(yè)界標(biāo)準(zhǔn)的16位計時器、USART串行通訊接口以及LCD驅(qū)動器可為每個應(yīng)用實施獨特的特性。作為業(yè)界標(biāo)準(zhǔn)的外設(shè)，一般軟件庫可重復(fù)使用，從而減少了總體項目開發(fā)時間。
圖 3



　　就長期可靠性而言，系統(tǒng)中發(fā)生故障的最常見的項目之一就是晶體 (crystal)，其本質(zhì)上是一種機械元素。因此，電表ASSP只使用單個低頻率的32 kHz 表面晶體 (watch crystal) 作為計時之需，并能在斷電情況下進入超低功耗的睡眠模式。高速系統(tǒng)時鐘獨立于晶體在片上進行數(shù)字生成，如果發(fā)生外部晶體故障，它可提供故障安全模式，以允許MCU在最小級別上繼續(xù)工作。對于諸如電表等應(yīng)用而言，可靠性是最優(yōu)考慮的因素，因為這需要部署數(shù)十年之久。
　　與離散解決方案相比，電表ASSP將芯片數(shù)從五片降至了一片。芯片數(shù)的降低不僅節(jié)約了成本，而且還優(yōu)化了制造，改善了長期可靠性。
　　合而為一
　　如今，開發(fā)基于嵌入式 MCU、能快速投入市場、具有緊密封裝以及更高精確度模擬的 ASSP 要求富有全新的思維方式。一流的 MCU 式線上電路模擬器 (ICE) 被嵌入式模擬所取代。小型嵌入式模擬邏輯內(nèi)核駐留在實際的 ASSP 自身上，通過業(yè)界標(biāo)準(zhǔn)的 JTAG 接口可對其進行不間斷訪問。嵌入式模擬對高性能混合信號系統(tǒng)變得日益重要，這些系統(tǒng)必須保持微伏模擬信號（如電子電表）的完整性。笨重的 ICE 幾乎不可能實現(xiàn)信號完整性，它對連線干擾非常敏感。
　　從開發(fā)一開始，固件工程師就在默默地開發(fā)實際的生產(chǎn)系統(tǒng)并進行調(diào)試。將ISP閃存的卓越靈活性與普通的嵌入式模擬相結(jié)合，使設(shè)計一開始就實現(xiàn)了系統(tǒng)級開發(fā)，從而減少了反復(fù)開發(fā)工作與時間。如果需要的話，還可在生產(chǎn)系統(tǒng)中進行最后一分鐘軟件升級，并不管在是否經(jīng)過遠(yuǎn)程計劃安排的情況下都可進行更新。