用內部邏輯分析儀調試FPGA(08-100)

　　外部邏輯分析儀受到的限制

　　外部邏輯分析儀已經(jīng)用了幾十年了。外部邏輯分析儀的最大優(yōu)點是能夠存儲大量的信號信息，或者用來跟蹤數(shù)據(jù)。配置在不斷變化，但大多數(shù)外部邏輯分析儀可以存儲兆字節(jié)的數(shù)據(jù)。為了對FPGA使用外部邏輯分析儀，數(shù)據(jù)信號必須引到片外?？捎脙煞N方法中的一種來做。第一種方法是直接把信號送到用于觀察的I/O引腳。取決于FPGA 的封裝類型，接觸I/O引腳 可能會有困難。 針對用這種方法進行調試的電路板 設計 要用連接器，例如與FPGA相連的MICTOR連接 器。然而這種方法不是很有效， 因為每個信號都需要一個I/O引腳。

　　第二種方法是插入能把信號引到I/O的核。這種方法的優(yōu)點是這個核設計成能多路復用信號至I/O引腳，允許引腳共享。這種方法的局限是信號要被外部的邏輯分析儀實時捕獲，多路復用大大降低了快速捕獲信號的可能性。由于這個原因，通常使用2x 或者 4x多路復用方案。這意味著現(xiàn)在32 個I/O引腳可以支持64個或128個信號。這樣得到了很大的改進，但是仍然有限制，例如要調試寬總線的情況。一旦信號連接到外部的邏輯分析儀，然后就設置觸發(fā)和數(shù)據(jù)捕獲條件。

　　使用外部邏輯分析儀設置的約束是有限的信號、高速觸發(fā)邏輯和大量的跟蹤存儲器。大多數(shù)邏輯分析儀使用狀態(tài)機觸發(fā)機制。用戶指定一個值等待這個信號，然后捕獲這個數(shù)據(jù)，或者進入另一個狀態(tài)，尋找不同的情況。這些信號本身是靜態(tài)的，但各種情況是動態(tài)的，會在任何時候發(fā)生變化。給定約束后，這個方法很有效。因為限制了信號的數(shù)目，在信號組合的情況下減少了操作數(shù)。但是跟蹤的存儲器相對較大，試圖找到一個接近的觀察點是很普通的事，然后捕捉大量的數(shù)據(jù)以找到問題所在。

　　使用內部邏輯分析儀

　　用內部邏輯分析儀能與外部邏輯分析儀一樣對FPGA進行功能調試。內部邏輯分析儀使用嵌入在FPGA設計中的一個或多個邏輯分析儀核。設計者使用PC在軟件中設置觸發(fā)條件，通過JTAG訪問FPGA。一旦邏輯分析儀軟核捕獲了數(shù)據(jù)，通過JTAG將信息返回PC，然后設計者對這些數(shù)據(jù)進行觀察。觸發(fā)信號的復雜性和跟蹤存儲器的大小對信號數(shù)目有限制。大多數(shù)情況下，設計者可以觀察成百上千個信號。

　　觸發(fā)資源受FPGA限制，即未使用的邏輯和RAM。跟蹤存儲器有些實現(xiàn)需要RAM。有些則需要RAM或者LUT。然而，所需要的跟蹤存儲器比用外部邏輯分析儀大大減少，通常為數(shù)千位與數(shù)百萬位之比。觸發(fā)和數(shù)據(jù)捕獲以設計的全速進行，因為信號不需要在FPGA片外復用。

　　用外部邏輯分析儀時，信號必須靜態(tài)定義。改變信號經(jīng)常需要FPGA再次執(zhí)行，盡管有些工具提供只增加FPGA布線來改變部分或全部連接信號的能力。在調試期間，大多數(shù)實現(xiàn)部分或所有觸發(fā)條件動態(tài)地改變。然而，觸發(fā)的復雜性的變化取決于所用的工具。信號差別越多，所能提供的存儲器就越小。為了獲得最佳的結果，不同的觸發(fā)選項驅動了使用內部邏輯分析儀的需要。

　　復雜調試的一個例子是在SMPTE SDI HD顯示中尋找一個特別的像素。在特殊的情況下，找到EAV (end active video)時序是必須的，然后尋找與數(shù)據(jù)相關的特別線數(shù)，再尋找SAV (start active video)時序。最后根據(jù)線中對應的像素，計算字節(jié)數(shù)目，參見圖2。

　　圖2 SDI HD數(shù)據(jù)流實例