利用頻域時(shí)鐘抖動(dòng)分析加快設(shè)計(jì)驗(yàn)證過程(07-100)
時(shí)鐘抖動(dòng)對(duì)發(fā)射機(jī)數(shù)據(jù)抖動(dòng)的影響
本文引用地址:http://www.ex-cimer.com/article/92051.htm參考時(shí)鐘是最終的系統(tǒng)定時(shí)源。它為發(fā)射機(jī)、已分配和未分配的時(shí)鐘系統(tǒng)提供時(shí)基,而接收機(jī)的時(shí)鐘恢復(fù)電路可以重現(xiàn)參考時(shí)鐘特征?,F(xiàn)在我們將探討時(shí)鐘抖動(dòng)如何在系統(tǒng)發(fā)射機(jī)中進(jìn)行傳輸。
發(fā)射機(jī)必須用適當(dāng)?shù)囊驍?shù)乘以參考時(shí)鐘獲得數(shù)據(jù)速率,才能確定邏輯變換定時(shí)。例如,對(duì)于100 MHz參考時(shí)鐘和5 Gb/s輸出信號(hào),發(fā)射機(jī)將用PLL給參考時(shí)鐘乘以因數(shù)50。PLL乘法器不僅放大時(shí)鐘抖動(dòng),還引入其自身的抖動(dòng),主要是PLL壓控振蕩器(VCO)的RJ。頻率乘以因數(shù)n的結(jié)果是相位噪聲功率載波比乘以n2,所以抖動(dòng)迅速變大。
圖2 發(fā)射機(jī)時(shí)鐘抖動(dòng)的結(jié)果
發(fā)射機(jī)中的PLL乘法器具有一定的頻率響應(yīng),通常是如圖3所示的二階響應(yīng)。非均勻頻率響應(yīng)會(huì)產(chǎn)生一個(gè)值得注意的問題:時(shí)鐘抖動(dòng)實(shí)際上有什么影響?如果PLL非常出色且?guī)挒榱?,那么它將過濾掉所有的時(shí)鐘抖動(dòng),而為發(fā)射機(jī)提供無抖動(dòng)時(shí)基。當(dāng)然,零帶寬意味著無限鎖定時(shí)間,所以我們不得不綜合考慮,但是PLL帶寬越窄,參考時(shí)鐘加入數(shù)據(jù)中的抖動(dòng)就越小。確定時(shí)鐘是否能在系統(tǒng)中正常工作且符合預(yù)期的BER要求,需要對(duì)抖動(dòng)頻譜進(jìn)行詳細(xì)測(cè)試。
評(píng)論