一種基于PCI總線和DSP技術(shù)的虛擬儀器設(shè)計(jì)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫查詢
PCI分配資源的數(shù)據(jù)來源是通過外擴(kuò)的EEPROM來實(shí)現(xiàn)的，根據(jù)PCI9052接口芯片的要求，選用Microchip公司支持三線串行接口的EEPROM。在電源上電期間，PCI的RST#信號(hào)復(fù)位PCI9052內(nèi)部寄存器。而PCI9052也輸出局部復(fù)位信號(hào)(LRESET#)并檢查是否存在外部EEPROM，如果存在并且第一個(gè)16位字不是FFFFH，則PCI9052加載EEPROM中的數(shù)據(jù)到PCI9052的內(nèi)部寄存器中;否則默認(rèn)值被使用。PCI9052配置寄存器僅能由EEPROM或PCI主機(jī)處理器寫。在EEPROM初始化期間，PCI9052用RETRY信號(hào)來響應(yīng) PCI目標(biāo)訪問。圖3給出了本設(shè)計(jì)中EEPROM(93CS46)和PCI9052的連接電路圖。
本文引用地址：http://www.ex-cimer.com/article/93522.htm
圖3 EEPROM和PCI9052的連接電路圖
EEPROM中配置的主要信息包括：設(shè)備識(shí)別號(hào)、供應(yīng)商代號(hào)、四個(gè)局部總線空間的大小以及空間的基地址等。可以事先通過編程器將配置信息寫入配置EEPROM中，也可在系統(tǒng)啟動(dòng)后用PLXMon對(duì)EEPROM進(jìn)行操作。
2 系統(tǒng)控制邏輯的實(shí)現(xiàn)
由于CPLD器件掉電后可保存芯片內(nèi)部程序，無須煩瑣的重復(fù)燒寫，因此本設(shè)計(jì)采用Altera公司的 CPLD器件，作為PCI接口芯片及存儲(chǔ)芯片的邏輯控制?？紤]到需要使用局部地址/數(shù)據(jù)各16根線，控制信號(hào)線22根，還要為數(shù)據(jù)采集電路預(yù)留些I/O引腳，最后決定采用144腳TQFP封裝的EPM3128。
評(píng)論