<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 基于Xtensa的ASIP開發(fā)流程研究

          基于Xtensa的ASIP開發(fā)流程研究

          作者:徐欣鋒 中國科學(xué)院微電子研究所專用集成電路與系統(tǒng)研究室 時間:2009-06-15 來源:電子產(chǎn)品世界 收藏

          本文引用地址:http://www.ex-cimer.com/article/95269.htm

            (1) 對處理器的進(jìn)行配置的同時,設(shè)計者可以在中實時看到每一次調(diào)整對性能產(chǎn)生的影響,如圖3。

            (2) 工具可以完全自動地分析應(yīng)用程序生成相應(yīng)的指令擴(kuò)展。設(shè)計人員只需輸人利用標(biāo)準(zhǔn)ANSI C/C++設(shè)計的原始算法,便可以根據(jù)內(nèi)置的配置選項完全自動化地產(chǎn)生多種TIE指令組合供設(shè)計者折中選擇。

            (3) 使用自定義的FLIX指令,它包括七種不同的64位指令字格式以及高達(dá)8個并行操作指令槽。FLIX提供VLIW風(fēng)格的并行執(zhí)行功能卻沒有VLIW處理器會發(fā)生的“代碼膨脹”現(xiàn)象。

            (4) 可以根據(jù)最終的配置和指令系統(tǒng)(包括設(shè)計者自定義的TIE擴(kuò)展指令)評估功耗指標(biāo)。

            基于開發(fā)工具的設(shè)計流程

            本項目目標(biāo)是設(shè)計一款實現(xiàn)低功耗無損壓縮的嵌入式ASIP。首先,經(jīng)過比較從眾多壓縮算法中選擇了簡單高效的FELICS算法[11];然后開發(fā)算法的C++代碼進(jìn)行實際圖像壓縮實驗。試驗結(jié)果:FELICS對12幅目標(biāo)圖像的平均無損壓縮比為2.7:1,滿足本項目要求。之后的工作就是根據(jù)圖2流程實現(xiàn)針對FELICS算法的ASIP設(shè)計。



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();