<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 新品快遞 > 用賽靈思目標(biāo)設(shè)計(jì)平臺輕松實(shí)現(xiàn)創(chuàng)新設(shè)計(jì)

          用賽靈思目標(biāo)設(shè)計(jì)平臺輕松實(shí)現(xiàn)創(chuàng)新設(shè)計(jì)

          作者: 時間:2009-06-29 來源:電子產(chǎn)品世界 收藏

          本文引用地址:http://www.ex-cimer.com/article/95755.htm

            目標(biāo)

            演示設(shè)計(jì)人員利用賽靈思目標(biāo)設(shè)計(jì)平臺如何輕松開始下一項(xiàng) 設(shè)計(jì)工作。該演示使用 ®-6 評估套件展示客戶是如何之快:

            1. 開箱后,立即可以開始設(shè)計(jì)工作。

            2. 評估功耗、資源和架構(gòu)權(quán)衡。

            3. 重新利用并擴(kuò)展參考設(shè)計(jì)。

            演示規(guī)范

            1. 利用板診斷測試確認(rèn)硬件功能。

            2. 實(shí)施基礎(chǔ)參考設(shè)計(jì)接口,演示如何通過簡便易用的 GUI 靈巧地使用 的設(shè)計(jì)與特性。

            a. 為了便于演示,我們比較圖形處理算法用邏輯和-6 FPGA的DSP48A1芯片實(shí)施的不同之處。

            b. 通過千兆以太網(wǎng)連接,將圖形從 PC 下載到 板。

            c. 在FPGA中處理圖像,處理過的圖像和原始圖像上傳到 PC 中顯示。

            d. 使用 DSP 芯片后,性能大幅提高,邏輯資源的占用和功耗顯著降低。

            3. 更改本演示的源頭,添加定制元素,重新運(yùn)行。



          關(guān)鍵詞: Xilinx Spartan FPGA SP601

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();