<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > SHARC處理器的起源和演進(jìn)

          SHARC處理器的起源和演進(jìn)

          ——
          作者:Paul Wheeler GP-DSP部日本區(qū)域總監(jiān) 時(shí)間:2009-09-25 來(lái)源:電子產(chǎn)品世界 收藏

            ADSP-2146x架構(gòu)平衡考慮

          本文引用地址:http://www.ex-cimer.com/article/98491.htm

            由于ADSP-2146x系列可以提供2.7GFlops的內(nèi)核運(yùn)算性能,存儲(chǔ)器密集系統(tǒng)的設(shè)計(jì)師面臨的主要挑戰(zhàn)是管理來(lái)去各種存儲(chǔ)器和外設(shè)子系統(tǒng)的數(shù)據(jù)傳送。如果在設(shè)計(jì)階段沒(méi)有考慮這些要求,內(nèi)核可能由于較慢的大容量存儲(chǔ)器而被迫等待新的數(shù)據(jù)進(jìn)行處理,或由于多個(gè)系統(tǒng)資源存取相同存儲(chǔ)區(qū)域而導(dǎo)致內(nèi)核死機(jī)。為了盡量減小這些潛在的瓶頸,ADSP-2146x系列內(nèi)置了最多達(dá)67個(gè)直接存儲(chǔ)器存取(DMA)通道用于外設(shè)和內(nèi)存之間的數(shù)據(jù)傳送。同時(shí)集成了工作頻率達(dá)內(nèi)核時(shí)鐘頻率一半的16位DDR2接口,使得用于存儲(chǔ)密集型應(yīng)用時(shí)的性能最大。這種內(nèi)核與外部存儲(chǔ)器之間的1:1時(shí)鐘比例極大地促進(jìn)了數(shù)據(jù)的快速傳送,并且開(kāi)銷(xiāo)很小,還能支持其它功能,比如從外部存儲(chǔ)器中直接執(zhí)行代碼。

            內(nèi)部SRAM資源增加到了5Mb,這是所有中最大的存儲(chǔ)器容量。連接內(nèi)核的帶寬仍是7.2GBps,因此保證了內(nèi)部運(yùn)算任務(wù)的高速執(zhí)行。這種存儲(chǔ)器在架構(gòu)上被劃分為4個(gè)不連續(xù)模塊(模塊0-模塊3),允許從多個(gè)系統(tǒng)資源同時(shí)進(jìn)行零開(kāi)銷(xiāo)訪問(wèn)。

            為了進(jìn)一步優(yōu)化存儲(chǔ)器的使用,開(kāi)發(fā)出了名為VISA(可變指令集架構(gòu))的內(nèi)核增強(qiáng)特性。到第三代為止的所有用的都是48位的固定指令長(zhǎng)度。對(duì)于經(jīng)常使用的指令來(lái)說(shuō),這會(huì)導(dǎo)致非最優(yōu)的PM代碼存儲(chǔ)器使用。這些指令經(jīng)過(guò)優(yōu)化,去除了操作碼中的冗余位,產(chǎn)生了新的16位和32位寬指令。程序序列發(fā)生器經(jīng)過(guò)更新以識(shí)別這些新的優(yōu)化指令,從而使PM代碼效率提高近20%。為了實(shí)現(xiàn)后向兼容,VISA模式是源代碼編譯器的一個(gè)選項(xiàng),這意味著希望保持二進(jìn)制代碼兼容性的用戶可以繼續(xù)使用原來(lái)的48位方法學(xué)。

            所有上述架構(gòu)增強(qiáng)特性都使系統(tǒng)開(kāi)發(fā)人員能以最佳的、用戶友好的方式充分利用ADSP-2146x的高性能資源。

            性能可擴(kuò)展性

            ADSP-2146x系列處理器能為系統(tǒng)開(kāi)發(fā)人員選擇滿足系統(tǒng)成本和性能要求的處理器提供最大的靈活性。這個(gè)系列中的所有成員采用相同大小的內(nèi)部SRAM存儲(chǔ)器,允許開(kāi)發(fā)人員保持單一的軟件架構(gòu),但可以通過(guò)選擇較少外設(shè)或較低性能指標(biāo)的處理器來(lái)優(yōu)化系統(tǒng)成本。

            對(duì)于要求的性能超出單個(gè)處理器的系統(tǒng),公司再次引入了鏈路口技術(shù),以支持可擴(kuò)展的多處理器平臺(tái)開(kāi)發(fā)。共有兩個(gè)鏈路口可用于處理器間通信,每個(gè)端口8位寬,工作頻率可達(dá)166MHz。這些雙向端口可以被編程為發(fā)送或接收,不需要外部邏輯,還能用作處理器的引導(dǎo)結(jié)構(gòu)。

            智能集成

            隨著信號(hào)處理系統(tǒng)越來(lái)越復(fù)雜和成本壓力的不斷增加,處理器開(kāi)發(fā)團(tuán)隊(duì)一直在努力利用創(chuàng)新的外設(shè)和加速器集成方法提高DSP內(nèi)核子系統(tǒng)的性能。

            如前所述,ADSP-2146x采用領(lǐng)先的創(chuàng)新集成進(jìn)一步增強(qiáng)了性能,包括FIR/IIR/FFT加速器、高帶寬DDR2接口和鏈路口。

            除了已經(jīng)成為最新處理器上標(biāo)準(zhǔn)配置的8信道ASRC、SPDIF收發(fā)器和串行通信接口(SPORT、UART、SPI、TWI)外,市場(chǎng)關(guān)注的一些增強(qiáng)功能也增加進(jìn)了ADSP-2146x系列產(chǎn)品中。



          關(guān)鍵詞: ADI SHARC 處理器

          評(píng)論


          相關(guān)推薦

          技術(shù)專(zhuān)區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();