<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> fpga

          JavaCard指令處理器的FPGA設(shè)計(jì)

          • JavaCard指令處理器的FPGA設(shè)計(jì),1 JavaCard簡介  智能卡是指集成了CPU、ROM、RAM、COS(芯片操作系統(tǒng))和EEPROM,能儲(chǔ)存信息和圖像,具備讀/寫能力,信息能被加密保護(hù)的便攜卡。智能卡的最基本標(biāo)準(zhǔn)是ISO/IEC7816。智能卡在銀行、電信等行業(yè)得到廣泛
          • 關(guān)鍵字: 設(shè)計(jì)  FPGA  處理器  指令  JavaCard  

          基于FPGA的SOC外部組件控制器IP的設(shè)計(jì)

          • 1 引言

            嵌入式系統(tǒng)已經(jīng)發(fā)展成為應(yīng)用最廣的計(jì)算機(jī)系統(tǒng)[1]。SOC(System On a Chip)則是嵌入式系統(tǒng)的研究和開發(fā)熱點(diǎn)。SOC 的核心概念是把整個(gè)系統(tǒng)集成到一片半導(dǎo)體芯片上。目前SOC 的中文名稱還不統(tǒng)一,可被叫做
          • 關(guān)鍵字: FPGA  SOC  控制器    

          基于FPGA的NCO設(shè)計(jì)方案

          •  隨著數(shù)字通信技術(shù)的飛速發(fā)展,軟件無線電的應(yīng)用愈加的廣泛, 而影響軟件無線電性能的關(guān)鍵器件數(shù)控振蕩器NCO(Numerical CONtrolled Oscillator) 的設(shè)計(jì)至關(guān)重要直接數(shù)字頻率合成(DDS)技術(shù)是一種從相位概念出發(fā)直接合
          • 關(guān)鍵字: FPGA  NCO  設(shè)計(jì)方案    

          基于C/C++的大規(guī)模FPGA設(shè)計(jì)

          • 背景可編程邏輯器件的設(shè)計(jì)方法經(jīng)歷了布爾等式,原理圖輸入,硬件描語言這樣一個(gè)發(fā)展過程。隨著設(shè)計(jì)的日益復(fù)雜和可編程邏輯器件規(guī)模的不斷擴(kuò)大,人們不停地尋求更加抽象的行為級(jí)設(shè)計(jì)方法,以便在盡可能短時(shí)間內(nèi)完成自
          • 關(guān)鍵字: FPGA  大規(guī)模    

          多節(jié)點(diǎn)大容量FPGA系統(tǒng)的遠(yuǎn)程升級(jí)方法

          • 引言  多節(jié)點(diǎn)系統(tǒng),在目前的很多電子系統(tǒng)應(yīng)用場(chǎng)合都可以看到。這種多節(jié)點(diǎn)系統(tǒng)由于具有結(jié)構(gòu)可擴(kuò)展性、功能配置的靈活性以及便于查找故障節(jié)點(diǎn)等良好的可維護(hù)性得到了越來越廣泛的應(yīng)用。通常,多節(jié)點(diǎn)系統(tǒng)各個(gè)節(jié)點(diǎn)的主
          • 關(guān)鍵字: FPGA  節(jié)點(diǎn)  大容量  方法    

          基于FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

          • 基于FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì),摘要:設(shè)計(jì)基于FPGA的IP-BX電話應(yīng)用系統(tǒng),用于傳統(tǒng)的電話網(wǎng)絡(luò)(PSTN)與PC機(jī)之間的接口連接。USB2.0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式,為基于FPGA的嵌入式系統(tǒng)與PC機(jī)之間提供數(shù)據(jù)和命令通道,從
          • 關(guān)鍵字: 接口  設(shè)計(jì)  USB  系統(tǒng)  FPGA  嵌入式  基于  

          裝入CPLD/FPGA的步進(jìn)電機(jī)運(yùn)動(dòng)控制器與驅(qū)動(dòng)器

          • 本設(shè)計(jì)實(shí)例進(jìn)一步拓展了以前將步進(jìn)電機(jī)驅(qū)動(dòng)器集成到CPLD中的設(shè)計(jì)(參考文獻(xiàn)1)。本實(shí)例不僅集成了驅(qū)動(dòng)器,而且還集成了一個(gè)簡單的單軸步進(jìn)電機(jī)運(yùn)動(dòng)控制器。根據(jù)CPLD大小,可以將多個(gè)運(yùn)動(dòng)控制器設(shè)計(jì)到單一設(shè)備中。例如
          • 關(guān)鍵字: 控制器  驅(qū)動(dòng)器  運(yùn)動(dòng)  電機(jī)  CPLD/FPGA  步進(jìn)  裝入  

          利用FPGA解決TMS320C54K與SDRAM的接口問題

          • 在DSP應(yīng)用系統(tǒng)中,需要大量外擴(kuò)存儲(chǔ)器的情況經(jīng)常遇到。例如,在數(shù)碼相機(jī)和攝像機(jī)中,為了將現(xiàn)場(chǎng)拍攝的諸多圖...
          • 關(guān)鍵字: FPGA  TMS320C54K  SDRAM  

          基于FPGA與外部SRAM的大容量數(shù)據(jù)存儲(chǔ)

          • 1引言我們將針對(duì)FPGA中內(nèi)部BlockRAM有限的缺點(diǎn),提出了將FPGA與外部SRAM相結(jié)合來改進(jìn)設(shè)計(jì)的方法,并給出...
          • 關(guān)鍵字: FPGA  SRAM  

          MELP語音編碼的FPGA實(shí)現(xiàn)的系統(tǒng)框架

          • NiosII處理器是Intel公司為Altera公司推出的32位精簡指令處理器軟核。在Altera公司推出的軟件SOPC中加載...
          • 關(guān)鍵字: MELP  FPGA  

          基于AXI總線的MicroBlaze雙核SoPC系統(tǒng)設(shè)計(jì)

          • 目的是利用嵌入在Xilinx FPGA中的MicroBlaze核實(shí)現(xiàn)基于AXI總線的雙核嵌入式系統(tǒng)設(shè)計(jì)以及共享實(shí)現(xiàn)LED燈的時(shí)控。對(duì)于共享實(shí)現(xiàn)LED燈時(shí)控的方法是通過在兩個(gè)低速總線之間加入一個(gè)axi2axi_connector實(shí)現(xiàn)axilite總線上的slave共享。對(duì)于實(shí)現(xiàn)雙核之間的通信主要方法是利用mailbox和mutex完成核間通信。硬件平臺(tái)采用的是Xilinx FPGA Spartan -6 Atlys板,軟件平臺(tái)是Xilinx EDK,主要使用的是XPS(硬件設(shè)計(jì))和SDK(軟件設(shè)計(jì)),開發(fā)出
          • 關(guān)鍵字: Xilinx  FPGA  AXI  201201  

          基于FPGA技術(shù)的智能導(dǎo)盲犬方案設(shè)計(jì)

          • 基于FPGA技術(shù)的智能導(dǎo)盲犬方案設(shè)計(jì),眾所周知眼晴是“心靈之窗”,而對(duì)于突然失去或從未擁有過“心靈之窗”的盲人來說,生活上的困難與心理上的痛苦是可想而知的。他們的衣食住行存在諸多不便,而在出行與人際交往中遇到的困難更加
          • 關(guān)鍵字: 方案設(shè)計(jì)  智能  技術(shù)  FPGA  基于  

          基于CPLD/FPGA的VHDL電路優(yōu)化設(shè)計(jì)

          • 基于CPLD/FPGA的VHDL電路優(yōu)化設(shè)計(jì),VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計(jì)、多層次的硬件描述語言,是集行為描述、RTL
          • 關(guān)鍵字: 優(yōu)化  設(shè)計(jì)  電路  VHDL  CPLD/FPGA  基于  

          Cyclone III FPGA技術(shù)在高清晰LCD HDTV中的應(yīng)用

          • Cyclone III FPGA技術(shù)在高清晰LCD HDTV中的應(yīng)用,當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用,其挑戰(zhàn)在于如何獲得更高的分辨率,實(shí)現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動(dòng)的視頻。業(yè)界遇到的主要問題是:怎樣實(shí)現(xiàn)這
          • 關(guān)鍵字: LCD  HDTV  應(yīng)用  高清晰  技術(shù)  III  FPGA  Cyclone  

          在FPGA上實(shí)現(xiàn)H.264/AVC視頻編碼標(biāo)準(zhǔn)

          • 盡管H.264/AVC承諾將此已有視頻編碼標(biāo)準(zhǔn)具有更高的編碼效率,它仍為系統(tǒng)架構(gòu)師、DSP工程師和硬件設(shè)計(jì)人員帶來了巨大的工程設(shè)計(jì)挑戰(zhàn)。H.264/AVC 標(biāo)準(zhǔn)引入了自 1990 年推出 H.261 之后視頻編碼標(biāo)準(zhǔn)演進(jìn)過程中出現(xiàn)的大部
          • 關(guān)鍵字: FPGA  264  AVC  視頻編碼    
          共6393條 243/427 |‹ « 241 242 243 244 245 246 247 248 249 250 » ›|

          fpga 介紹

          您好,目前還沒有人創(chuàng)建詞條 fpga !
          歡迎您創(chuàng)建該詞條,闡述對(duì) fpga 的理解,并與今后在此搜索 fpga 的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();