<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga

fpga 文章進(jìn)入 fpga 技術(shù)社區(qū)

基于FPGA的信號發(fā)生器設(shè)計

基于FPGA的信號發(fā)生器設(shè)計,以FPGA 芯片為載體，通過QuartusII 的LPM_ROM 模塊和VHDL 語言為核心設(shè)計一個多功能信號發(fā)生器，根據(jù)輸入信號的選擇可以輸出遞增鋸齒波、遞減鋸齒波、三角波、階梯波和方波等5 種信號，通過QuartusII 軟件進(jìn)行波形仿
關(guān)鍵字：設(shè)計信號發(fā)生器 FPGA 基于

LabVIEW FPGA模塊實(shí)現(xiàn)FIFO深度設(shè)定

為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深度能夠
關(guān)鍵字： LabVIEW FPGA FIFO 模塊

FPGA與GPS_OEM板的UART設(shè)計

本文提出了一種基于FPGA的嵌入式UART模塊化設(shè)計方法，通過UART實(shí)現(xiàn)了FPGA與GPS_OEM板之間的數(shù)據(jù)通信。基于VHDL語言，通過有限狀態(tài)機(jī)，將UART模塊集成到FPGA上，給出了系統(tǒng)的功能仿真結(jié)果，驗(yàn)證了系統(tǒng)設(shè)計的正確性，增強(qiáng)了設(shè)計的靈活性。
關(guān)鍵字： FPGA UART 201109

基于MCU+FPGA的航空總線接口板測試平臺設(shè)計

設(shè)計的航空總線接口板測試平臺滿足通用設(shè)備CAN總線、RS485差分電平異步總線及LVDS差分電平異步總線數(shù)據(jù)傳輸要求。通過對各模塊功能分析，在仿真軟件中通過功能仿真驗(yàn)證，并在工程應(yīng)用中得到驗(yàn)證。此設(shè)計通過RS232接口連接上位機(jī)實(shí)現(xiàn)數(shù)據(jù)收發(fā)，并能對CAN總線及高速異步總線參數(shù)進(jìn)行動態(tài)配置。
關(guān)鍵字： CAN FPGA MCU 201109

DSP和FPGA構(gòu)成的感應(yīng)發(fā)電機(jī)勵磁控制系統(tǒng)

介紹了針對3/3相雙繞組感應(yīng)發(fā)電機(jī)設(shè)計的勵磁系統(tǒng),該系統(tǒng)由DSP和FPGA構(gòu)成。給出了控制系統(tǒng)的接口電路和實(shí)驗(yàn)...
關(guān)鍵字： DSP FPGA 感應(yīng)發(fā)電機(jī) 勵磁控制系統(tǒng)

FPGA低功耗設(shè)計的小提示

FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的...
關(guān)鍵字：低功耗 FPGA

基于FPGA原型設(shè)計能為您做些什么？

作為基于FPGA原型方法的擁護(hù)者，有人可能會認(rèn)為我們只片面地看到了這種方法的優(yōu)點(diǎn)，而對其缺陷視而不見。但那...
關(guān)鍵字： FPGA 原型設(shè)計

利用FPGA的DSP功能提高圖像處理的實(shí)例

intevac是商用和軍用市場光學(xué)產(chǎn)品的前沿開發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開發(fā)，該產(chǎn)品是高...
關(guān)鍵字：可配置軟核處理器 FPGA DSP

LEON2應(yīng)用于DCPU的FPGA仿真

LEON2應(yīng)用于DCPU的FPGA仿真,近年來，隨著數(shù)字多媒體業(yè)務(wù)和Internet網(wǎng)絡(luò)的迅速發(fā)展，新型數(shù)字機(jī)頂盒可以有效利用我國巨大的有線電視網(wǎng)絡(luò)資源，完成視頻點(diǎn)播、數(shù)字電視的接收及接入Internet等綜合業(yè)務(wù)功能。　

1 數(shù)字機(jī)頂盒總體設(shè)計方案　
關(guān)鍵字：仿真 FPGA DCPU 應(yīng)用 LEON2

AMD延攬Paul Struhsaker掌商用企業(yè)部門兵符

　　AMD(AMD-US)日前宣布，原任產(chǎn)品事業(yè)群總經(jīng)理Rick Bergman已離開AMD，其職缺將由AMD總裁暨執(zhí)行長Rory Read暫代其職位，同時AMD也宣布延攬前Comcast資深副總裁Paul Struhsaker，擔(dān)任AMD全球副總裁暨商用企業(yè)部門總經(jīng)理，帶領(lǐng)新成立的商用企業(yè)部門(Commercial Business Division)。　
關(guān)鍵字： AMD FPGA

基于FPGA的視頻應(yīng)用OSD設(shè)計

基于FPGA的視頻應(yīng)用OSD設(shè)計,近年來，數(shù)字視頻監(jiān)控系統(tǒng)在銀行、高速公路、樓宇等各個領(lǐng)域取得了廣泛的應(yīng)用。在數(shù)字視頻監(jiān)控系統(tǒng)中，OSD(On Screen Display)技術(shù)是不可或缺的部分。OSD為用戶提供友好的人機(jī)界面，能夠使用戶獲得更多的附加信息。系
關(guān)鍵字： OSD 設(shè)計應(yīng)用視頻 FPGA 基于

基于FPGA的時鐘設(shè)計

基于FPGA的時鐘設(shè)計,對于一個設(shè)計項(xiàng)目來說，全局時鐘是最簡單和最可預(yù)測的時鐘。在PLD／FPGA設(shè)計中最好的時鐘方案是由專用的全局時鐘輸入引腳驅(qū)動的單個主時鐘去鐘控設(shè)計項(xiàng)目中的每一個觸發(fā)器。只要可能就應(yīng)盡量在設(shè)計項(xiàng)目中采用全局時鐘
關(guān)鍵字：設(shè)計時鐘 FPGA 基于

FPGA 設(shè)計當(dāng)中的功耗問題

隨著FPGA的密度越來越高，設(shè)計者們正在節(jié)能降耗方面取得越來越多的進(jìn)展。出現(xiàn)降低功耗這一趨勢的另一個原因是...
關(guān)鍵字： FPGA

FPGA 時序收斂

您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯？要不然就是有可能在您使用更高版本的工...
關(guān)鍵字： FPGA

采用FPGA實(shí)現(xiàn) DisplayPort

在1月份舉辦的美國消費(fèi)電子展(ConsumerElectronicsShow)上，數(shù)家業(yè)界主要的平板電視及顯示技術(shù)公司紛紛宣...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

共6393條 257/427 |‹ « 255 256 257 258 259 260 261 262 263 264 » ›|

fpga 介紹

您好，目前還沒有人創(chuàng)建詞條 fpga !
歡迎您創(chuàng)建該詞條，闡述對 fpga 的理解，并與今后在此搜索 fpga 的朋友們分享。創(chuàng)建詞條

fpga 電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga 相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga 資料下載

FPGA實(shí)例之135個FPGA經(jīng)典例程
如何自學(xué)FPGA與FPGA的發(fā)展方向---技巧篇
FPGA視頻教程之使用FPGA進(jìn)行嵌入式信號處理系統(tǒng)設(shè)計視頻資料下載
FPGA如何應(yīng)用于視頻處理實(shí)例——實(shí)用篇
FPGA——FPGA應(yīng)用開發(fā)入門與典型實(shí)例
FPGA秘籍——FPGA的零基礎(chǔ)入門教程
Xilinx_FPGA系列入門教程（一）—如何搭建Xilinx
FPGA設(shè)計--《成為Xilinx FPGA設(shè)計專家》(基礎(chǔ)篇)

fpga 專欄文章

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();