3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	 fpga
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          FPGA設計開發(fā)軟件ISE使用技巧之：創(chuàng)建設計工程
          
                                                            
                                        
            
                    	
          • 　　6.4 創(chuàng)建設計工程
　　本節(jié)將重點講述如何在ISE下創(chuàng)建一個新的工程。要完成一個設計，第一步要做的就是新建一個工程。具體創(chuàng)建一個工程有以下幾個步驟。
　　(1)打開Project Navigator，啟動ISE集成環(huán)境。
　　ISE的啟動請參見6.2節(jié)。
　　(2)選擇“File”/“New Project”菜單項，啟動新建工程對話框。
　　會彈出如圖6.9的對話框。
　　如圖6.9所示，新建工程時需要設置工程名稱和新建工程的路徑，還要設置
            • 
                    	                        
          • 關鍵字：
                        FPGA  ISE                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA設計開發(fā)軟件ISE使用技巧之：ISE軟件的設計流程
          
                                                            
                                        
            
                    	
          • 　　6.3 ISE軟件的設計流程
　　Xilinx公司的ISE軟件是一套用以開發(fā)Xilinx公司的FPGA&CPLD的集成開發(fā)軟件，它提供給用戶一個從設計輸入到綜合、布線、仿真、下載的全套解決方案，并很方便地同其他EDA工具接口。
　　其中，原理圖輸入用的是第三方軟件ECS;狀態(tài)圖輸入用的是StateCAD;HDL綜合可以使用Xilinx公司開發(fā)的XST、Synopsys公司開發(fā)的FPGA Express和Synplicity公司的Synplify/Synplify Pro等;測試激勵可以是圖
            • 
                    	                        
          • 關鍵字：
                        FPGA  Xilinx  ISE                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA設計開發(fā)軟件ISE使用技巧之：ISE軟件的安裝與啟動
          
                                                            
                                        
            
                    	
          • 　　6.2 ISE軟件的安裝與啟動
　　6.2.1 ISE軟件的安裝
　　ISE的安裝改變了license管理方式，在安裝后并不需要任何license支持，僅僅是在這安裝過程式中輸入ISE的注冊序列號(Register ID)即可。ISE 7.1i安裝啟動界面如圖6.1所示。
　　

 
　　圖6.1 ISE 7.1i安裝啟動界面
　　安裝ISE時只需要根據(jù)所選的版本是在PC機或工作站上，然后根據(jù)軟件的提示安裝即可，這里不做詳細敘述，只對安裝的幾個問題進行說明。
　　1.環(huán)境變量
            • 
                    	                        
          • 關鍵字：
                        FPGA  ISE                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA設計開發(fā)軟件ISE使用技巧之：ISE軟件簡介
          
                                                            
            
                    	
          • 　　ISE軟件簡介
　　Xilinx作為當界上最大的FPGA/CPLD生產商之一，長期以來一直推動著FPGA/CPLD技術的發(fā)展。其開發(fā)的軟件也不斷升級換代，由早期的Foundation系列逐步發(fā)展到目前的ISE 9.x系列。
　　ISE是集成綜合環(huán)境的縮寫，它是Xillinx FPGA/CPLD的綜合性集成設計平臺，該平臺集成了設計、輸入、仿真、邏輯綜合、布局布線與實現(xiàn)、時序分板、芯片下載與配置、功率分析等幾乎所有設計流程所需工具。
　　ISE系列軟件分為4個系列：WebPACK、BaseX、Fo
            • 
                    	                        
          • 關鍵字：
                        FPGA  ISE                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于京微雅格低功耗FPGA的8b/10b SERDES的接口設計
          
                                                            
                                        
            
                    	
          • 　　摘要
　　串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)帶寬不斷增加至多吉比特范圍，并行接口已經被高速串行鏈接，或SERDES (串化器/ 解串器)所取代。起初， SERDES 是獨立的ASSP 或ASIC 器件。在過去幾年中已經看到有內置SERDES 的FPGA 器件系列，但多見于高端FPGA芯片中，而且價格昂貴。
　　本方案是以CME最新的低功耗系列FPGA的HR03為平臺，實現(xiàn)8/10b的SerDes接口，包括SERDES收發(fā)單元，通過完全數(shù)字化的方法實現(xiàn)SERDES的CD
            • 
                    	                        
          • 關鍵字：
                        京微雅格  FPGA                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          零基礎學FPGA（十一）一步一腳印之基于FIFO的串口發(fā)送機設計全流程及常見錯誤詳解
          
                                                            
                                        
            
                    	
          • 　　記得在上幾篇博客中，有幾名網友提出要加進去錯誤分析這一部分，那我們就從今天這篇文章開始加進去我在消化這段代碼的過程中遇到的迷惑，與大家分享。
　　今天要寫的是一段基于FIFO的串口發(fā)送機設計，之前也寫過串口發(fā)送的電路，這次寫的與上次的有幾分類似。這段代碼也是我看過別人寫過的之后，消化一下再根據(jù)自己的理解寫出來的，下面是我寫這段代碼的全部流程和思路，希望對剛開始接觸的朋友來說有一點點的幫助，也希望有經驗的朋友給予寶貴的建議。
　　首先來解釋一下FIFO的含義，F(xiàn)IFO就是First Input Fi
            • 
                    	                        
          • 關鍵字：
                        FPGA  FIFO                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          美高森美發(fā)布領先的FPGA新產品概覽
          
                                                            
            
                    	
          • 　　1. 超安全SmartFusion2? SoC FPGA和 IGLOO2? FPGA
　　美高森美的超安全SmartFusion2? SoC FPGA和 IGLOO2? FPGA器件，無論在器件、設計和系統(tǒng)層次上的安全特性都比其他領先FPGA制造商更先進。新的數(shù)據(jù)安全特性現(xiàn)已成為美高森美主流SmartFusion2 SoC FPGA和 IGLOO2 FPGA器件的一部分，可讓開發(fā)人員充分利用器件本身所具有的同級別器件中的最低功耗,高可靠性和最佳安全技術，以期構建高度差
            • 
                    	                        
          • 關鍵字：
                        美高森美  SmartFusion2  FPGA                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA時序約束的6種方法
          
                                                            
            
                    	
          • 　　對自己的設計的實現(xiàn)方式越了解，對自己的設計的時序要求越了解，對目標器件的資源分布和結構越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設計的時序約束目標就會越清晰，相應地，設計的時序收斂過程就會更可控。
　　下文總結了幾種進行時序約束的方法。按照從易到難的順序排列如下：
　　0.核心頻率約束
　　這是最基本的，所以標號為0.
　　1.核心頻率約束+時序例外約束
　　時序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時序約束
            • 
                    	                        
          • 關鍵字：
                        FPGA  時序約束                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          從硬件角度討論FPGA開發(fā)框架
          
                                                            
                                        
            
                    	
          • 　　FPGA采用了邏輯單元陣列概念，內部包括可配置邏輯模塊、輸出輸入模塊和內部連線三個部分。每一塊FPGA芯片都是由有限多個帶有可編程連接的預定義源組成來實現(xiàn)一種可重構數(shù)字電路。
　　長久以來新型FPGA的功能和性能已經為它們贏得系統(tǒng)中的核心位置，成為許多產品的主要數(shù)據(jù)處理引擎。
　　鑒于FPGA在如此多應用中的重要地位，采取正式且注重方法的開發(fā)流程來處理FPGA設計比以往更加重要。該流程旨在避免開發(fā)周期后期因發(fā)現(xiàn)設計缺陷而不得不進行費時費錢的設計修改，而且該缺陷還可能對項目進度計劃、成本和質量造成災
            • 
                    	                        
          • 關鍵字：
                        FPGA                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          【從零開始走進FPGA】美好開始——我流啊流啊流
          
                                                            
                                        
            
                    	
          • 　　按照基于Windows的語言(C、C++、C#)等編程語言的初學入門教程，第一個歷程應該是“Hello World!”的例程。但由于硬件上的驅動難易程度，此例程將在在后續(xù)章程中推出。硬件工程師學習開發(fā)板的第一個例程：流水燈，一切美好的開始。
　　本章將會在設計代碼的同時，講解Quartus II 軟件的使用，后續(xù)章節(jié)中只講軟件的思想，以及解決方案，不再做過多的累贅描述。
　　一、Step By Step 建立第一個工程
　　(1)建立第一個工程，F(xiàn)ile-New-New 
            • 
                    	                        
          • 關鍵字：
                        FPGA  Quartus II                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FPGA的跨時鐘域信號處理——MCU
          
                                                            
                                        
            
                    	
          • 　　說到異步時鐘域的信號處理，想必是一個FPGA設計中很關鍵的技術，也是令很多工程師對FPGA望而卻步的原因。但是異步信號的處理真的有那么神秘嗎?那么就讓特權同學和你一起慢慢解開這些所謂的難點問題，不過請注意，今后的這些關于異步信號處理的文章里將會重點從工程實踐的角度出發(fā)，以一些特權同學遇到過的典型案例的設計為依托，從代碼的角度來剖析一些特權同學認為經典的跨時鐘域信號處理的方式。這些文章都是即興而寫，可能不會做太多的分類或者歸納，也有一些特例，希望網友自己把握。
　　另外，關于異步時鐘域的話題，推薦大家
            • 
                    	                        
          • 關鍵字：
                        FPGA  MCU                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          跨越鴻溝：同步世界中的異步信號
          
                                                            
                                        
            
                    	
          • 　　只有最初級的邏輯電路才使用單一的時鐘。大多數(shù)與數(shù)據(jù)傳輸相關的應用都有與生俱來的挑戰(zhàn)，即跨越多個時鐘域的數(shù)據(jù)移動，例如磁盤控制器、CDROM/DVD 控制器、調制解調器、網卡以及網絡處理器等。當信號從一個時鐘域傳送到另一個時鐘域時，出現(xiàn)在新時鐘域的信號是異步信號。
　　在現(xiàn)代 IC、ASIC 以及 FPGA 設計中，許多軟件程序可以幫助工程師建立幾百萬門的電路，但這些程序都無法解決信號同步問題。設計者需要了解可靠的設計技巧，以減少電路在跨時鐘域通信時的故障風險。
　　基礎
　　從事多時鐘設計的第一
            • 
                    	                        
          • 關鍵字：
                        FPGA   異步信號  FIFO                           
            • 
                   	
          
                    
          
                
          
                                
          
                    
          零基礎學FPGA（十）初入江湖之i2c通信
          
                                                            
                                        
            
                    	
          • 　　相信學過單片機的同學對I2C總線都不陌生吧，今天我們來學習怎么用verilog語言來實現(xiàn)它，并在FPGA學習版上顯示。
　　i2c總線在近年來微電子通信控制領域廣泛采用的一種新型的總線標準，他是同步通信的一種特殊方式，具有接口少，控制簡單，器件封裝形式小，通信速率高等優(yōu)點。在主從通信中，可以有多個i2c總線器件同時接到i2c總線上，所有與i2c兼容的器件都有標準的接口，通過地址來識別通信對象，使他們可以經由i2c總線互相直接通信。
　　i2c總線由兩條線控制，一條時鐘線SCL，一條數(shù)據(jù)線SDA，這
            • 
                    	                        
          • 關鍵字：
                        FPGA  i2c  verilog                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          智能醫(yī)療成風口 IC設計企業(yè)如何站位？
          
                                                            
            
                    	
          • 　　市場研究機構ICInsights最新報告稱，中國IC設計企業(yè)在2014年全球前五十無晶圓廠IC供應商排行榜上占據(jù)9個席位。這9家廠商包括海思、展訊、大唐微、南瑞智芯、華大、中興、瑞芯微、銳迪科、全志。而2009年只有1家企業(yè)入圍，這表明中國無晶圓廠IC產業(yè)確實成長顯著。
　　然而，上述9家入圍企業(yè)中，有5家都聚焦于目前最熱門的智能手機市場。當然，這些年智能手機終端產業(yè)確實增長迅速，也為中國IC設計提供了發(fā)展空間和機遇。但我國擁有的是全球最大的信息消費市場，每年進口集成電路產品超過2000億美元，對I
            • 
                    	                        
          • 關鍵字：
                        海思  展訊  FPGA                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FPGA時序約束的6種方法
          
                                                            
            
                    	
          • 　　對自己的設計的實現(xiàn)方式越了解，對自己的設計的時序要求越了解，對目標器件的資源分布和結構越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設計的時序約束目標就會越清晰，相應地，設計的時序收斂過程就會更可控。
　　下文總結了幾種進行時序約束的方法。按照從易到難的順序排列如下：
　　0.核心頻率約束
　　這是最基本的，所以標號為0.
　　1.核心頻率約束+時序例外約束
　　時序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時序約束
            • 
                    	                        
          • 關鍵字：
                        FPGA  時序約束                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共6393條
	134/427		|‹
			«
																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																															132																133																134																135																136																137																138																139																140																141																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																	»
			›|
		
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
          
  		
          
    		
          
      			
          
          			
           fpga介紹
          
      			
          
		      	
          
		      			      			      	您好，目前還沒有人創(chuàng)建詞條 fpga!
           
		      	歡迎您創(chuàng)建該詞條，闡述對 fpga的理解，并與今后在此搜索 fpga的朋友們分享。    創(chuàng)建詞條
		      			      	
          
    		
          
  		
          
  		  		  		
  		  		  		
  		  		  		
  		  		            
        		  		
          
    		
          
      			
          
        			
          熱門主題
          
      			
          
      			
          
       	          						樹莓派   
					linux   
      			
          
    		
          
  		
          
		
          
	
          
	
          

          

          
        		關于我們 - 
        		廣告服務 - 
        		企業(yè)會員服務 - 
        		網站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();