fpga 文章進(jìn)入 fpga技術(shù)社區(qū)

FPGA：圖形 LCD 面板- 文本

圖形 LCD 面板 4 - 文本讓我們嘗試在面板上顯示字符。這樣，面板就可以用作文本終端。我們的 480x320 示例面板可用作 80 列 x 40 行控制臺(tái)（使用 6x8 字符字體）或 60 列 x 40 行控制臺(tái)（使用 8x8 字符字體）。我們將使用“字符生成器”技術(shù)。字符生成器讓我們假設(shè)“你好”這個(gè)詞在屏幕上的某個(gè)地方。在 ASCII 中，它使用 5 個(gè)字節(jié)（0x48、0x65、0x6C、0x6C、0x6F）。我們的簡(jiǎn)單字符生成器使用一個(gè) RAM 來保存要顯示的字符，并使用一個(gè) ROM 來保存
關(guān)鍵字： FPGA 圖形LCD面板

FPGA：圖形 LCD 面板- 圖形

圖形 LCD 面板 3 - 圖形讓我們研究一下生成圖形視頻數(shù)據(jù)的 3 種方法。柵格化位圖在 LCD 上顯示圖形的經(jīng)典（且簡(jiǎn)單）方法是將光柵化位圖數(shù)據(jù)保存到 RAM 中。我們將在這里使用一個(gè) blockram。我們?cè)谶@里顯示一個(gè) 128x32 像素的小位圖（非常適合 4Kbits 塊內(nèi)存）：// Use a blockram to hold the graphical data wire [7:0] Bit
關(guān)鍵字： FPGA 圖形LCD面板

FPGA：圖形 LCD 面板- 視頻發(fā)生器

圖形 LCD 面板 2 - 視頻發(fā)生器在能夠在面板上顯示任何內(nèi)容之前，我們需要生成視頻同步信號(hào)（H-sync 和 V-sync）。本項(xiàng)目使用的液晶屏具有以下特點(diǎn)：?jiǎn)紊直媛蕿?480x320（約 150000 像素）。同步接口，4位數(shù)據(jù)接口（每個(gè)時(shí)鐘輸入4個(gè)像素）。沒有屏幕外時(shí)間。使用 4 位數(shù)據(jù)輸入時(shí)，我們需要水平 480/4=120 個(gè)時(shí)鐘。使用 320 行，一個(gè)完整的視頻幀需要 120x320=38400 個(gè)時(shí)鐘。代碼如下所示：parameter ScreenWidth =&n
關(guān)鍵字： FPGA 圖形LCD面板視頻發(fā)生器

FPGA：圖像化LCD屏-介紹

圖形LCD面板使用數(shù)字接口，易于與FPGA連接。不同的接口圖形 LCD 面板有 2 種風(fēng)格：具有類似視頻的界面具有類似 CPU 外設(shè)的接口1.類似視頻的界面2. 類似CPU外設(shè)的接口優(yōu)勢(shì)低成本和廣泛可用（例如用于筆記本電腦）易于通過 FPGA 進(jìn)行控制自由顯示的內(nèi)容（幀緩沖/動(dòng)態(tài)視頻/精靈/硬件鼠標(biāo)光標(biāo)......或這些的任意組合）易于連接到微控制器幀緩沖存儲(chǔ)器集成在面板上弊端需要視頻控制器（FPGA 或?qū)Ｓ眯酒┬枰恍┩獠看鎯?chǔ)器（用于幀緩沖器、字符生成器等）更高的成本和更低的可用性僅適用于幀緩沖器應(yīng)用
關(guān)鍵字： FPGA 圖形LCD面板

FPGA：圖像化LCD屏

FPGA是出色的視頻控制器，可以輕松控制圖形LCD面板。該項(xiàng)目分為4個(gè)部分：介紹視頻發(fā)生器圖形文本這是用于此項(xiàng)目的一個(gè)LCD面板的視圖：
關(guān)鍵字： FPGA 圖形LCD面板

Achronix:2024年全球“智能化”趨勢(shì)將帶來全新機(jī)遇

Achronix Semiconductor中國(guó)區(qū)總經(jīng)理郭道正Achronix 半導(dǎo)體公司是一家提供高性能、高密度FPGA方案的高科技公司，成立于2004 年。自2017 年第一季度實(shí)現(xiàn)盈利以來，其季度營(yíng)收由2016年第四季度的500萬美元，一年后躍升至4000萬美元，并成為當(dāng)時(shí)世界上發(fā)展速度最快的半導(dǎo)體公司之一。2024年新年之際，正值A(chǔ)chronix半導(dǎo)體成立20周年，我們EEPW也有幸采訪到了Achronix中國(guó)區(qū)總經(jīng)理郭道正先生，讓我們站在Achronix的視角上，回望過去的2023年，展望到來
關(guān)鍵字： Achronix FPGA 202401

FPGA：動(dòng)手實(shí)踐 - 數(shù)字示波器

讓我們構(gòu)建一個(gè)簡(jiǎn)單的數(shù)字示波器。單通道，約100 MSPS（每秒兆采樣）基于 RS-232（我們也會(huì)研究 USB）便宜的！簡(jiǎn)單的數(shù)字示波器配方使用 KNJN.com 的零件，以下是我們所需的基本項(xiàng)目。1 x Pluto FPGA 板，帶 TXDI 和電纜（item#6120 和 #6130）1 x Flash 100MHz 采集板（item#1206 ）BNC 連接器 + 尼龍支架 + 連接器 2x8 （item#1250 + #1270 + #1275 ）這是它們的樣子。我們還需要以下物品（
關(guān)鍵字： FPGA 數(shù)字示波器

FPGA：示波器華麗的干涉圖案

flashy 板的輸入帶寬遠(yuǎn)高于 Nyquest 的最大理論值 40MHz（我們?cè)谶@里使用的是時(shí)鐘頻率為 80MHz的 Flashy）。那么，如果我們向 Flashy 提供高于 40MHz 的信號(hào)會(huì)發(fā)生什么？測(cè)試設(shè)置測(cè)試裝置由一個(gè)直接連接到 Flashy 的HP8640B信號(hào)發(fā)生器組成。該發(fā)生器能夠產(chǎn)生高達(dá)550MHz的正弦波。干涉圖案首先，信號(hào)發(fā)生器關(guān)閉。我們應(yīng)用一個(gè)1.000MHz的測(cè)試信號(hào)，并校準(zhǔn)輸出。讓我們?cè)谶@里得到 7 個(gè)垂直除法。如果我們應(yīng)用 80MHz 信號(hào)...跡線保持平坦（因?yàn)槲覀兊牟?/li>
關(guān)鍵字： FPGA 數(shù)字示波器

數(shù)字示波器 - 歷史、功能、屏幕截圖

軟件開發(fā)早在 2003 年，該軟件就啟動(dòng)了。這是在設(shè)計(jì)周期開始時(shí)獲取的第一批屏幕截圖之一。圖形用戶界面GUI 變化很快。這是更高版本。觸發(fā)器像所有普通示波器一樣，有 3 種觸發(fā)器：?jiǎn)未危猴@示一次跟蹤（發(fā)生觸發(fā)時(shí)）。與“手臂”按鈕配合使用。正常：每次觸發(fā)發(fā)生時(shí)顯示跟蹤，如果觸發(fā)器未發(fā)生，則不顯示任何內(nèi)容。自動(dòng)：觸發(fā)時(shí)顯示跟蹤，如果半秒內(nèi)沒有觸發(fā)，則仍然顯示跟蹤。堅(jiān)持添加了持久性功能，可以一次記住和顯示多達(dá) 16 幀（它會(huì)淡化舊幀）。周期重建（“樣本等效時(shí)間”技術(shù)）一個(gè)有趣的功能是能夠顯示一個(gè)周期（周期信號(hào)）
關(guān)鍵字： FPGA 數(shù)字示波器

Flashy 采集板

Flashy是一款高速模擬采集板。它通常與FPGA板一起使用，以創(chuàng)建數(shù)字示波器。這是一個(gè)單通道 Flashy（頂板），帶有 BNC 連接器和 Pluto-II（底板）。該組合構(gòu)成了單通道 100MSPS（每秒兆采樣數(shù)）數(shù)字示波器。Flashy 板有三種速度等級(jí)：具有ADC60的08060MHz振蕩器（典型工作頻率范圍為20MHz至70MHz）具有ADC100的08100MHz振蕩器（典型工作頻率范圍為20MHz至125MHz）125MHz/133MHz振蕩器，帶ADC08200（典型工作頻率范
關(guān)鍵字： FPGA 數(shù)字示波器 Flashy 采集板

FPGA：數(shù)字示波器 4 - 更多功能

現(xiàn)在示波器骨架已開始工作，可以輕松添加更多功能。邊沿斜率觸發(fā)讓我們添加在上升沿或下降沿觸發(fā)的能力。任何示波器都可以做到這一點(diǎn)。我們需要一點(diǎn)信息來決定我們想要觸發(fā)的方向。讓我們使用 PC 發(fā)送的數(shù)據(jù)的 bit-0。assign Trigger = (RxD_data[0] ^ Threshold1) & (RxD_data[0] ^ ~Threshold2);這很容易。更多選項(xiàng)讓我們添加控制觸發(fā)閾值的功能。這是一個(gè) 8 位值。然后我們需要水平采集速率控制、濾波控制...... 這需
關(guān)鍵字： FPGA 數(shù)字示波器

FPGA：數(shù)字示波器 3 - 觸發(fā)器

我們的第一個(gè)觸發(fā)因素很簡(jiǎn)單 - 我們檢測(cè)到上升沿越過固定閾值。由于我們使用的是 8 位 ADC，因此采集范圍從 0x00 到 0xFF。因此，讓我們暫時(shí)將閾值設(shè)置為0x80。檢測(cè)上升沿如果樣本高于閾值，但前一個(gè)樣本低于閾值，則觸發(fā)！reg Threshold1, Threshold2;always @(posedge clk_flash) Threshold1 <= (data_flash_reg>=8'h80);always @(posedg
關(guān)鍵字： FPGA 數(shù)字示波器

FPGA：數(shù)字示波器 2 - 雙端口 RAM

FIFO使我們能夠非?？焖俚孬@得工作設(shè)計(jì)。但對(duì)于我們簡(jiǎn)單的示波器來說，這有點(diǎn)矯枉過正。我們需要一種機(jī)制來存儲(chǔ)來自一個(gè)時(shí)鐘域（100MHz）的數(shù)據(jù)，并在另一個(gè)時(shí)鐘域（25MHz）中讀取數(shù)據(jù)。一個(gè)簡(jiǎn)單的雙端口RAM就可以做到這一點(diǎn)。缺點(diǎn)是兩個(gè)時(shí)鐘域之間的所有同步（FIFO為我們所做的）現(xiàn)在必須“手動(dòng)”完成。觸發(fā)“基于 FIFO”的示波器設(shè)計(jì)沒有明確的觸發(fā)機(jī)制。讓我們改變一下。現(xiàn)在，每次從串行端口接收到字符時(shí)，示波器都會(huì)被觸發(fā)。當(dāng)然，這仍然不是一個(gè)非常有用的設(shè)計(jì)，但我們稍后會(huì)對(duì)其進(jìn)行改進(jìn)。我們使用“as
關(guān)鍵字： FPGA 數(shù)字示波器

FPGA：數(shù)字示波器 1 - 首款設(shè)計(jì)

以下是此處構(gòu)建的內(nèi)容：FPGA 接收兩個(gè)時(shí)鐘：一個(gè)緩慢的“系統(tǒng)”時(shí)鐘，固定在25MHz。ADC采樣時(shí)鐘（更快，假設(shè)100MHz），連接到ADC和FPGA。擁有這兩個(gè)時(shí)鐘為設(shè)計(jì)提供了靈活性。但這也意味著我們需要一種方法將信息從一個(gè)時(shí)鐘域傳輸?shù)搅硪粋€(gè)時(shí)鐘域。為了驗(yàn)證硬件是否正常工作，讓我們走一條簡(jiǎn)單的路線，使用FIFO。從ADC采集的樣本以全ADC速度（100MHz）存儲(chǔ)在FPGA FIFO中。然后，F(xiàn)IFO內(nèi)容被讀回、序列化，并以更慢的速度（115200波特）在串行端口上發(fā)送。最后，我們將串行輸出連
關(guān)鍵字： FPGA 數(shù)字示波器

FPGA：數(shù)字示波器

與模擬示波器相比，數(shù)字示波器具有許多優(yōu)勢(shì)，例如能夠捕獲單個(gè)事件，并顯示觸發(fā)前發(fā)生的情況。您只需將ADC和FPGA連接在一起，即可構(gòu)建數(shù)字示波器。這種特殊設(shè)計(jì)使用100MHz閃存ADC，因此我們正在構(gòu)建一個(gè)100MSPS（每秒兆采樣數(shù)）示波器。這種示波器設(shè)計(jì)很有意思，因?yàn)樗故玖爽F(xiàn)代 FPGA 的強(qiáng)大和實(shí)用性。但是，如果您不熟悉 FPGA 技術(shù)，請(qǐng)記住，這不是本網(wǎng)站上最容易理解的設(shè)計(jì)。HDL設(shè)計(jì)或者如何在FPGA內(nèi)部創(chuàng)建示波器邏輯。HDL 第 1 部分?- 基于 FIFO 的設(shè)計(jì)。HDL 第 2
關(guān)鍵字： FPGA 數(shù)字示波器