<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >>  altera

          三洋利用Altera Cyclone II FPGA拓展高端車載攝像功能市場(chǎng)

          •   Altera公司宣布,三洋電子有限公司在其CCA-BC200汽車后視倒車攝像系統(tǒng)中采用了Cyclone® II FPGA和Nios® II嵌入式處理器。Cyclone II FPGA的Nios II嵌入式處理器為三洋公司提供了高性能圖像處理解決方案,降低了廣角和偏角失真。和數(shù)字信號(hào)處理器(DSP)方案相比,單芯片F(xiàn)PGA是更緊湊、更可靠的解決方案,而前者通常需要兩個(gè)以上的器件。   CCA-BC200是業(yè)界的首款配件市場(chǎng)后視倒車攝像系統(tǒng)。該系統(tǒng)可以連接至所有汽車的視頻監(jiān)視系統(tǒng),對(duì)圖像
          • 關(guān)鍵字: Altera  三洋電子  CCA-BC200  MCU和嵌入式微處理器  

          45nm機(jī)遇、挑戰(zhàn)和新的協(xié)作模型

          •   Altera計(jì)劃2008年推出45nm產(chǎn)品。45nm工藝可以為客戶帶來(lái)價(jià)值,但是提高了廠商進(jìn)入的門檻,使45nm是重量級(jí)廠商才能玩得起的游戲。45nm使FPGA有更多的機(jī)會(huì)進(jìn)入ASIC領(lǐng)域,因ASIC的開(kāi)發(fā)風(fēng)險(xiǎn)更高。45nm開(kāi)發(fā)的三要素是:選擇正確的合作伙伴;投片的第一個(gè)硅片就可以交付給用戶;IC設(shè)計(jì)和生產(chǎn)緊密合作。   45nm芯片性能更高   從技術(shù)演化圖的發(fā)展可知,十年來(lái),半導(dǎo)體業(yè)每?jī)赡晖瞥鲆粋€(gè)新的工藝節(jié)點(diǎn),這種趨勢(shì)還將繼續(xù)保持著,并向35nm、22nm節(jié)點(diǎn)推進(jìn)。其背后的驅(qū)動(dòng)力來(lái)自于成本降低
          • 關(guān)鍵字: 0712_A  雜志_市場(chǎng)縱橫  Altera  45nm  FPGA  MCU和嵌入式微處理器  

          Altera發(fā)售全線65nm Cyclone III FPGA

          •   Altera宣布低功耗、低成本Cyclone III系列65-nm FPGA所有8個(gè)型號(hào)的產(chǎn)品級(jí)芯片實(shí)現(xiàn)量產(chǎn)。自從2007年3月推出以來(lái),Cyclone III系列產(chǎn)品已迅速應(yīng)用于無(wú)線、軍事、顯示、汽車和工業(yè)市場(chǎng)的大量客戶系統(tǒng)中。   Altera公司低成本產(chǎn)品營(yíng)銷總監(jiān)Luanne Schirrmeister評(píng)論說(shuō):“作為業(yè)界首款也是唯一一款65-nm低成本FPGA系列,Cyclone III器件在數(shù)字系統(tǒng)設(shè)計(jì)中前所未有地同時(shí)實(shí)現(xiàn)了高密度、低功耗和低成本。而當(dāng)今FPGA設(shè)計(jì)人員需要的是經(jīng)過(guò)硬件測(cè)試的
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  Altera  FPGA  Cyclone  III  MCU和嵌入式微處理器  

          Stratix III FPGA性能達(dá)到了533-MHz DDR3接口標(biāo)準(zhǔn)

          •   Altera公司宣布,Stratix® III FPGA的DDR3存儲(chǔ)器接口速率超過(guò)1067 Mbps,存儲(chǔ)器性能比競(jìng)爭(zhēng)FPGA解決方案高出33%。更寬的存儲(chǔ)器帶寬支持新的通信、計(jì)算和視頻處理應(yīng)用,以前很難實(shí)現(xiàn)這類應(yīng)用或者需要增加存儲(chǔ)器塊才能實(shí)現(xiàn)。Altera的Stratix III FPGA系列是業(yè)界唯一完全符合JESD79-3 JEDEC DDR3 SDRAM標(biāo)準(zhǔn)的FPGA,該標(biāo)準(zhǔn)包括為提高性能而制定的高性能讀寫(xiě)均衡規(guī)范。   Altera高端產(chǎn)品營(yíng)銷資深總監(jiān)David Greenfie
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  Altera  FPGA  DDR3  MCU和嵌入式微處理器  

          Altera宣布Stratix® III FPGA的DDR3存儲(chǔ)器接口速率超過(guò)1067 Mbps

          •   Altera公司宣布,Stratix® III FPGA的DDR3存儲(chǔ)器接口速率超過(guò)1067 Mbps,存儲(chǔ)器性能比競(jìng)爭(zhēng)FPGA解決方案高出33%。更寬的存儲(chǔ)器帶寬支持新的通信、計(jì)算和視頻處理應(yīng)用,以前很難實(shí)現(xiàn)這類應(yīng)用或者需要增加存儲(chǔ)器塊才能實(shí)現(xiàn)。Altera的Stratix III FPGA系列是業(yè)界唯一完全符合JESD79-3 JEDEC DDR3 SDRAM標(biāo)準(zhǔn)的FPGA,該標(biāo)準(zhǔn)包括為提高性能而制定的高性能讀寫(xiě)均衡規(guī)范。   Altera高端產(chǎn)品營(yíng)銷資深總監(jiān)David Greenfie
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  Altera  DDR3  存儲(chǔ)器  

          Altera新的MAX IIZ CPLD在便攜式應(yīng)用中實(shí)現(xiàn)了零功耗

          •   Altera公司宣布新的零功耗MAX® IIZ CPLD進(jìn)一步擴(kuò)展了其低功耗可編程邏輯解決方案產(chǎn)品組合,該器件是專門針對(duì)解決便攜式應(yīng)用市場(chǎng)的功耗、封裝和價(jià)格限制而設(shè)計(jì)開(kāi)發(fā)的。和相競(jìng)爭(zhēng)的傳統(tǒng)宏單元CPLD相比,MAX IIZ器件具有6倍的密度和3倍的I/O資源優(yōu)勢(shì),以相同甚至更低的功耗滿足了設(shè)計(jì)人員對(duì)各種功能的需求,同時(shí)大大降低了電路板面積。MAX IIZ器件為業(yè)界最流行的CPLD系列增加了零功耗和超小型封裝型號(hào),使手持式設(shè)備和其他便攜式應(yīng)用能夠充分發(fā)揮CPLD的諸多優(yōu)勢(shì)——包括靈活性、產(chǎn)品快速
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  Altera  CPLD  MAX  MCU和嵌入式微處理器  

          Altera宣布開(kāi)始提供新的Cyclone III版NiosII嵌入式評(píng)估套件

          •   Altera公司宣布開(kāi)始提供新的Cyclone® III版Nios® II嵌入式評(píng)估套件。Nios II評(píng)估套件是功能豐富的低成本平臺(tái),為嵌入式設(shè)計(jì)人員提供快捷簡(jiǎn)單的實(shí)踐方式來(lái)評(píng)估Nios II處理器、SOPC Builder系統(tǒng)設(shè)計(jì)軟件及其定制應(yīng)用軟件。   在獨(dú)特的樹(shù)脂玻璃箱中,Nios II 評(píng)估套件含有一塊Cyclone III入門電路板和觸摸屏LCD,通過(guò)屏幕觸摸,支持開(kāi)發(fā)人員啟動(dòng)網(wǎng)絡(luò)和音頻圖像處理等實(shí)例應(yīng)用軟件。對(duì)于剛開(kāi)始FPGA處理器設(shè)計(jì)的軟件開(kāi)發(fā)人員,它還是理想的開(kāi)發(fā)
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  Altera  Cyclone  Nios  II  開(kāi)發(fā)工具  

          Altera攜手Synopsys為ASIC設(shè)計(jì)提供Nios II處理器內(nèi)核

          •   Altera和Synopsys宣布,Altera流行的Nios II處理器內(nèi)核可通過(guò)DesignWare Star IP包提供許可給客戶使用。這一新品擴(kuò)展了Altera現(xiàn)有的FPGA和HardCopy®結(jié)構(gòu)化ASIC產(chǎn)品供給,幫助Nios II用戶將設(shè)計(jì)移植到標(biāo)準(zhǔn)單元ASIC。Nios II處理器內(nèi)核是應(yīng)用最廣泛的FPGA處理器,其客戶群有5,000多家電子設(shè)備生產(chǎn)商,包括世界上排名靠前的OEM。   通過(guò)DesignWare Star IP包,設(shè)計(jì)人員可以使用一流Star IP供應(yīng)商開(kāi)發(fā)的
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  Altera  Synopsys  Nios  II  MCU和嵌入式微處理器  

          Configuring Altera FPGAs

          Altera Programming Hardware Data Sheet

          GiDEL在最新的開(kāi)發(fā)系統(tǒng)中采用Altera的Stratix FPGA系列

          •   Altera宣布,GiDEL的新一代PROC算法加速板和PROCxM原型開(kāi)發(fā)系統(tǒng)的PC_X8 PCI Express (PCIe)適配器采用了Stratix® II、Stratix II GX和Stratix III FPGA。高性能Altera® Stratix FPGA使GiDEL能夠在新的PCIe應(yīng)用和設(shè)計(jì)人員開(kāi)發(fā)系統(tǒng)中集成更多的功能,提升系統(tǒng)性能。   GiDEL的PROCStar III開(kāi)發(fā)系統(tǒng)   面向基于PCIe的嵌入式處理應(yīng)用,GiDEL的PROCStar III開(kāi)
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  Altera  PROC  FPGA  MCU和嵌入式微處理器  

          Altera面向低成本FPGA收發(fā)器設(shè)計(jì)發(fā)售Arria GX開(kāi)發(fā)套件

          •   Altera宣布開(kāi)始提供Arria™ GX FPGA系列的第一款開(kāi)發(fā)套件,該系列是帶有收發(fā)器的無(wú)風(fēng)險(xiǎn)、低成本FPGA。Arria GX開(kāi)發(fā)套件為PCI Express (PCIe)、Serial RapidIO® (SRIO)和千兆以太網(wǎng)(Gbe)等高速串行接口設(shè)計(jì)提供了可靠的開(kāi)發(fā)和測(cè)試環(huán)境。套件幫助系統(tǒng)設(shè)計(jì)人員降低了成本,節(jié)省了設(shè)計(jì)時(shí)間。系統(tǒng)設(shè)計(jì)人員可以利用該套件作為自己設(shè)計(jì)的起點(diǎn)。   Arria GX開(kāi)發(fā)套件面向PCIe x1和x4、SRIO以及千兆以太網(wǎng)設(shè)計(jì)。它包括PCI
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  Altera  FPGA  收發(fā)器  MCU和嵌入式微處理器  

          Altera面向低成本FPGA收發(fā)器設(shè)計(jì)發(fā)售Arria GX開(kāi)發(fā)套件

          •   Altera宣布開(kāi)始提供Arria™ GX FPGA系列的第一款開(kāi)發(fā)套件,該系列是唯一帶有收發(fā)器的無(wú)風(fēng)險(xiǎn)、低成本FPGA。Arria GX開(kāi)發(fā)套件為PCI Express (PCIe)、Serial RapidIO® (SRIO)和千兆以太網(wǎng)(Gbe)等高速串行接口設(shè)計(jì)提供了可靠的開(kāi)發(fā)和測(cè)試環(huán)境。套件幫助系統(tǒng)設(shè)計(jì)人員大大降低了成本,節(jié)省了設(shè)計(jì)時(shí)間。系統(tǒng)設(shè)計(jì)人員可以利用該套件作為自己設(shè)計(jì)的起點(diǎn)。   Arria GX開(kāi)發(fā)套件面向PCIe x1和x4、SRIO以及千兆以太網(wǎng)設(shè)計(jì)。它包
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  Altera  FPGA  MCU和嵌入式微處理器  

          致力推動(dòng)FPGA深入高校教育,Altera舉辦全國(guó)大學(xué)教師會(huì)議

          • 近日,Altera公司在清華大學(xué)拉開(kāi)了全國(guó)大學(xué)教師會(huì)議的序幕, 來(lái)自全國(guó)118所高校的近300名教師、Altera公司高層參加了這一為期兩天的學(xué)術(shù)盛會(huì)。這已是Altera公司第五次舉辦的全國(guó)范圍內(nèi)的大學(xué)教師會(huì)議。自2003年以來(lái),Altera公司一年一度的大學(xué)教師會(huì)議,將全國(guó)各大高校的教師匯聚一堂,通過(guò)若干專題研討會(huì)以及經(jīng)驗(yàn)交流,讓廣大高校老師對(duì)可編程邏輯技術(shù)的發(fā)展及其在大學(xué)課程中的應(yīng)用有更深入的了解,對(duì)課程設(shè)置的改革有更清晰的概念,為高校教師的應(yīng)用教學(xué)搭建起交流學(xué)習(xí)的平臺(tái)。  在今年
          • 關(guān)鍵字: FPGA  Altera  

          中國(guó)第一個(gè)數(shù)字電視廣播標(biāo)準(zhǔn)在Altera Stratix IIFPGA上啟動(dòng)

          • Altera公司宣布,清華DTV采用Stratix® II高性能FPGA來(lái)開(kāi)發(fā)中國(guó)最近通過(guò)的數(shù)字多媒體廣播 – 地面國(guó)家數(shù)字電視廣播標(biāo)準(zhǔn)(DTMB,也稱為DMB-TH)。DTMB于2007年8月1號(hào)成為中國(guó)廣播業(yè)地面電視信號(hào)的強(qiáng)制標(biāo)準(zhǔn)。 為中國(guó)廣播業(yè)提供視頻傳送設(shè)備的所有數(shù)字電視系統(tǒng)供應(yīng)商將采用該標(biāo)準(zhǔn)中的數(shù)字視頻調(diào)制知識(shí)產(chǎn)權(quán)(IP)。在國(guó)家廣播電影電視總局支持下,地面DTMB標(biāo)準(zhǔn)(GB20600-2006)實(shí)現(xiàn)了固定電視和公共交通移動(dòng)電視的數(shù)字電視信號(hào)傳送。 DTMB
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  數(shù)字電視廣播  Altera  消費(fèi)電子  
          共568條 33/38 |‹ « 29 30 31 32 33 34 35 36 37 38 »
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();