<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >>  xilinx

          FPGA是什么

          •   FPGA是英文Field Programmable Gate Array的縮寫,即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA——工作原理   FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)概念,內(nèi)部包括可配置邏輯模塊CLB(Configurable Logic
          • 關(guān)鍵字: FPGA  Xilinx  FPGA是什么  

          安富利借助新點(diǎn)播視頻擴(kuò)大X-fest技術(shù)培訓(xùn)覆蓋面

          •   2014年9月至2015年1月期間,6,000多名來自全球各地的工程師(其中4,000名來自亞洲)參加了安富利在全球37個(gè)城市舉辦的X-fest 系列技術(shù)研討會(huì),聽取了有關(guān)采用 Xilinx® 7系列、Zynq®-7000 All Programmable SoC 和 UltraScale™系列器件進(jìn)行設(shè)計(jì)的專家指導(dǎo)。   安富利公司 (Avnet, Inc.) 旗下營運(yùn)機(jī)構(gòu)安富利電子元件亞洲 (Avnet Electronics Marketing Asia) 今天起還
          • 關(guān)鍵字: Xilinx  UltraScale  

          SDSoC使Xilinx嵌入式處理器大降門檻

          •   最近,Xilinx發(fā)布了面向其嵌入式處理器Zynq的SDSoC開發(fā)環(huán)境(http://www.ex-cimer.com/article/270768.htm),目的是使不懂硬件的系統(tǒng)架構(gòu)師和軟件架構(gòu)師也能直接使用Zynq,在Zynq上用C/C++編程。而過去,只能通過HDL(高層次語言)的RTL(寄存器傳輸級(jí))語言來編程,一般的軟件工程師很難掌握。   為了展示SDSoC的強(qiáng)大性,Zynq業(yè)務(wù)發(fā)展經(jīng)理羅霖(下圖)向大家演示了軟件開發(fā)便捷性,只見不到十分鐘,羅霖就編好了一款視頻程序,并沖著攝像頭揮手
          • 關(guān)鍵字: Xilinx  SDSoC  

          僅有16nm還不夠,Xilinx在下一代FPGA/SoC中加入多種猛料

          •   2月底,Xilinx發(fā)布了下一代16nm產(chǎn)品特點(diǎn)的新聞:《Xilinx憑借新型存儲(chǔ)器、3D-on-3D 和多處理SoC技術(shù)在16nm繼續(xù)遙遙領(lǐng)先》(http://www.ex-cimer.com/article/270122.htm),大意是說,Xilinx新的16nm FPGA和SoC中,將會(huì)采用新型存儲(chǔ)器UltraRAM, 3D晶體管(FinFET)和3D封裝,Zynq會(huì)出多處理器產(chǎn)品MPSoC,因此繼28nm和20nm之后,繼續(xù)在行業(yè)中保持領(lǐng)先,打破了業(yè)內(nèi)這樣的規(guī)則:Xilinx和競(jìng)爭(zhēng)對(duì)手在工藝上
          • 關(guān)鍵字: Xilinx  FPGA  

          Xilinx與Xylon聯(lián)合發(fā)布2D/3D環(huán)視系統(tǒng)自動(dòng)多攝像頭圖形拼接IP

          • 2015年3月6日,中國北京 - All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))攜手Xylon公司今天共同宣布推出最新面向2D/3D環(huán)視系統(tǒng)的業(yè)界領(lǐng)先的自動(dòng)多攝像頭圖形拼接IP。采用logiOWL IP的Automotive logiADAK 3.0 高級(jí)駕駛員輔助開發(fā)套件,能幫助一級(jí)汽車電子供應(yīng)商和OEM生產(chǎn)商在數(shù)秒內(nèi)精確完成整車多攝像頭校準(zhǔn)。 logiADAK 3.0汽車駕駛員輔助套件中的新型logiOWL IP基于Zynq
          • 關(guān)鍵字: Xilinx  Xylon  駕駛員輔助    

          Xilinx:FPGA和SoC顛覆傳統(tǒng)控制

          •   FPGA的特點(diǎn)是擅長做信號(hào)的并行處理和硬件加速。Xilinx亞太區(qū)Zynq業(yè)務(wù)發(fā)展經(jīng)理羅霖認(rèn)為,在電機(jī)方面,由于現(xiàn)在中高端的機(jī)器人、數(shù)控機(jī)床等會(huì)用到六軸及以上的電機(jī),這方面基本是FPGA一統(tǒng)天下。而三軸、四軸方案有時(shí)會(huì)看到x86、DSP和FPGA方案并存。   圖1 機(jī)器人的智能控制示意圖   中國現(xiàn)在四軸方案多一些,但是未來會(huì)向中高端去做。因?yàn)楝F(xiàn)在中國的電子元器件加工,食品飲料生產(chǎn)線、汽車生產(chǎn)線還主要靠采購國外設(shè)備,未來會(huì)逐漸國產(chǎn)化。   “針對(duì)工廠自動(dòng)化設(shè)備、高端數(shù)控機(jī)床、機(jī)
          • 關(guān)鍵字: Xilinx  FPGA  

          權(quán)威調(diào)查(七):軟件是促成更多客戶使用FPGA的原因

          •   Xilinx亞太區(qū)銷售及市場(chǎng)副總裁楊飛在2014歲末如此總結(jié):以前FPGA廠商的目標(biāo)是填補(bǔ)ASIC和ASSP空白,現(xiàn)在我們說取代ASIC、ASSP,而我們現(xiàn)在要做的就是,不僅是硬件,還有軟件方面,讓系統(tǒng)級(jí)的架構(gòu)工程師和軟件編程工程師也能夠直接使用FPGA。  Xilinx亞太區(qū)銷售及市場(chǎng)副總裁楊飛  因?yàn)镕PGA到今天為止,從來不乏風(fēng)險(xiǎn)投資公司的介入,但是三十多年以來,初創(chuàng)企業(yè)總是做不成、長不大,根本原因和最大挑戰(zhàn)不是說FPGA公司是硬件公司,因?yàn)槲覀兏臼且患腋丬浖墓?。FPGA就是把硬件變成軟件
          • 關(guān)鍵字: Xilinx  FPGA  NI  

          Xilinx憑借新型存儲(chǔ)器、3D-on-3D 和多處理SoC技術(shù)在16nm繼續(xù)遙遙領(lǐng)先

          •   All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司今日宣布,其16nm UltraScale+™ 系列FPGA、3D IC和MPSoC憑借新型存儲(chǔ)器、3D-on-3D和多處理SoC(MPSoC)技術(shù),再次實(shí)現(xiàn)了領(lǐng)先一代的價(jià)值優(yōu)勢(shì)。為實(shí)現(xiàn)更高的性能和集成度,UltraScale+ 系列還采用了全新的互聯(lián)優(yōu)化技術(shù)——SmartConnect。這些新的器件進(jìn)一步擴(kuò)展了賽靈思的UltraScale產(chǎn)品系列 (現(xiàn)從20nm 跨越至 16nm FPGA、SoC
          • 關(guān)鍵字: Xilinx  SoC  

          FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之:ISE軟件的設(shè)計(jì)流程

          •   6.3 ISE軟件的設(shè)計(jì)流程   Xilinx公司的ISE軟件是一套用以開發(fā)Xilinx公司的FPGA&CPLD的集成開發(fā)軟件,它提供給用戶一個(gè)從設(shè)計(jì)輸入到綜合、布線、仿真、下載的全套解決方案,并很方便地同其他EDA工具接口。   其中,原理圖輸入用的是第三方軟件ECS;狀態(tài)圖輸入用的是StateCAD;HDL綜合可以使用Xilinx公司開發(fā)的XST、Synopsys公司開發(fā)的FPGA Express和Synplicity公司的Synplify/Synplify Pro等;測(cè)試激勵(lì)可以是圖
          • 關(guān)鍵字: FPGA  Xilinx  ISE  

          Xilinx宣布400萬邏輯單元元件出貨

          •   美商賽靈思(Xilinx)宣布400萬邏輯單元元件出貨,可提供等同于5,000萬以上ASIC邏輯閘,元件容量更比競(jìng)爭(zhēng)產(chǎn)品高出4倍。首批出貨的Virtex UltraScale VU440 FPGA是新一代ASIC及復(fù)雜的SOC原型設(shè)計(jì)與模擬仿真的好選擇。除了具備等同于5,000萬的ASIC邏輯閘及高I/O腳數(shù),Virtex UltraScale VU440 FPGA更運(yùn)用了UltraScale架構(gòu)的類ASIC時(shí)脈、新一代布線技術(shù)及各種邏輯模塊強(qiáng)化功能,提供元件使用率,適用于ASIC原型設(shè)計(jì)和大型模擬仿
          • 關(guān)鍵字: Xilinx  ARM  VU440  

          基于Microblaze的經(jīng)典設(shè)計(jì)匯總,提供軟硬件架構(gòu)、流程、算法

          •   Microblaze嵌入式軟核是一個(gè)被Xilinx公司優(yōu)化過的可以嵌入在FPGA中的RISC處理器軟核,具有運(yùn)行速度快、占用資源少、可配置性強(qiáng)等優(yōu)點(diǎn),廣泛應(yīng)用于通信、軍事、高端消費(fèi)市場(chǎng)等領(lǐng)域。支持CoreConnect總線的標(biāo)準(zhǔn)外設(shè)集合。Microblaze處理器運(yùn)行在150MHz時(shí)鐘下,可提供125 D-MIPS的性能,非常適合設(shè)計(jì)針對(duì)網(wǎng)絡(luò)、電信、數(shù)據(jù)通信和消費(fèi)市場(chǎng)的復(fù)雜嵌入式系統(tǒng)。本文介紹基于Microblaze的設(shè)計(jì)實(shí)例,供大家參考。   雙Microblaze軟核處理器的SOPC系統(tǒng)設(shè)計(jì)
          • 關(guān)鍵字: RISC  Xilinx  GPIO  

          基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計(jì)

          •   Xilinx公司的MicroBlaze 32位軟處理器核是支持CoreConnect總線的標(biāo)準(zhǔn)外設(shè)集合。MicroBlaze處理器運(yùn)行在150MHz時(shí)鐘下,可提供125 D-MIPS的性能,非常適合設(shè)計(jì)針對(duì)網(wǎng)絡(luò)、電信、數(shù)據(jù)通信和消費(fèi)市場(chǎng)的復(fù)雜嵌入式系統(tǒng)。   1 MicroBlaze的體系結(jié)構(gòu)   MicroBlaze 是基于Xilinx公司FPGA的微處理器IP核,和其它外設(shè)IP核一起,可以完成可編程系統(tǒng)芯片(SOPC)的設(shè)計(jì)。MicroBlaze 處理器采用RISC架構(gòu)和哈佛結(jié)構(gòu)的32位指令和
          • 關(guān)鍵字: MicroBlaze  Xilinx  FPGA  

          基于MicroBlaze嵌入式Web服務(wù)器設(shè)計(jì)

          •   1 引言   由于Internet技術(shù)的滲透,嵌入式系統(tǒng)正變得越來越智能化并具有越來越多的網(wǎng)絡(luò)友好特性。Web技術(shù)的飛速發(fā)展,給嵌入式系統(tǒng)進(jìn)入Internet提供絕佳的途徑。在現(xiàn)場(chǎng)儀表和企業(yè)設(shè)備層應(yīng)用嵌入式技術(shù)是企業(yè)監(jiān)控系統(tǒng)的發(fā)展趨勢(shì)。與現(xiàn)場(chǎng)總線技術(shù)相比,嵌入式技術(shù)不僅為開發(fā)者提供了大量的工具和函數(shù)庫,而且減少了傳統(tǒng)的客戶端,減少了二次開發(fā)的工作量;而把嵌入式技術(shù)和Internet技術(shù)結(jié)合起來,使得整個(gè)工控網(wǎng)絡(luò)易于和Internet實(shí)現(xiàn)無縫連接;現(xiàn)在多數(shù)企業(yè)控制網(wǎng)絡(luò)是通過專用線路進(jìn)行數(shù)據(jù)通信,其通信
          • 關(guān)鍵字: MicroBlaze  Xilinx  FPGA  

          迎向SDN與NFV FPGA早已做好準(zhǔn)備

          •   網(wǎng)路速度與資料訊息呈現(xiàn)暴炸性的成長,從資料中心、網(wǎng)通乃至于電信業(yè)者無不被這樣的發(fā)展洪流所影響,這也使得晶片業(yè)者們開始采取了一些動(dòng)作,F(xiàn)PGA(可編程邏輯閘陣列)領(lǐng)導(dǎo)供應(yīng)商Xilinx(賽靈思)可以說是其中之一。    ?   Xilinx有線通訊部門總監(jiān)Gilles Garcia指出,近年來相當(dāng)熱門的SDN(軟體定義網(wǎng)路)與NFV(網(wǎng)路功能虛擬化)預(yù)計(jì)將在2015年創(chuàng)造近100億美金的產(chǎn)值,這對(duì)于相關(guān)產(chǎn)業(yè)而言,無疑是相當(dāng)大的機(jī)會(huì)。他進(jìn)一步談到,看待SDN或是NFV,還是可以分成軟體
          • 關(guān)鍵字: Xilinx  SDN  NFV  FPGA  

          Xilinx亞太區(qū)副總裁楊飛稱業(yè)界最大半導(dǎo)體器件下月發(fā)貨

          •   賽靈思公司亞太區(qū)銷售與市場(chǎng)副總裁楊飛先生在CSIA-ICCAD 2014 (中國集成電路設(shè)計(jì)業(yè)2014年會(huì)暨中國內(nèi)地與香港集成電路產(chǎn)業(yè)協(xié)作發(fā)展高峰論壇)展示手中的賽靈思ASIC級(jí)UltraScale 系列產(chǎn)品, 其中包括業(yè)界最大容量的半導(dǎo)體器件 ——20nm Virtex UltraScale VU440 3D IC。 楊飛同時(shí)也發(fā)布了一個(gè)激動(dòng)人心的消息:VU440樣片已經(jīng)出貨并計(jì)劃于2015年 1月(也就是下個(gè)月)交付客戶,敬請(qǐng)期待。   楊飛表示, 3D 芯片在世界范圍內(nèi)
          • 關(guān)鍵字: Xilinx  FPGA  ASIC  
          共721條 12/49 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|

           xilinx介紹

          您好,目前還沒有人創(chuàng)建詞條 xilinx!
          歡迎您創(chuàng)建該詞條,闡述對(duì) xilinx的理解,并與今后在此搜索 xilinx的朋友們分享。    創(chuàng)建詞條

          熱門主題

           Xilinx    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();