偽碼測(cè)距 文章 進(jìn)入偽碼測(cè)距技術(shù)社區(qū)

基于FPGA的偽碼測(cè)距電路的設(shè)計(jì)與實(shí)現(xiàn)

•     1　引　言 　　現(xiàn)場(chǎng)可編程門陣列（FPGA）用硬件電路完成算法的過程，一方面解決了系統(tǒng)的開銷問題，提供了提高系統(tǒng)整體性能的條件，另一方面，由于靜態(tài)RAM型的FPGA具備可重構(gòu)特性，這使得資源利用率得到顯著提高。FPGA既具有通用計(jì)算系統(tǒng)的靈活性，又有專用處理系統(tǒng)的性能，對(duì)實(shí)現(xiàn)高性能信號(hào)處理具有很高的應(yīng)用價(jià)值，而且可重構(gòu)的特性使其可以根據(jù)算法來(lái)調(diào)整相應(yīng)的通信結(jié)構(gòu)和數(shù)據(jù)字長(zhǎng)。FPGA以其高度的靈活性與硬件的高密度性在通信信號(hào)處理中得到了廣泛的應(yīng)用。 　　在對(duì)Xili
• 關(guān)鍵字： 嵌入式系統(tǒng)  單片機(jī)  FPGA  偽碼測(cè)距