EEPW首頁(yè) >>
主題列表 >>
信號(hào)完整性
信號(hào)完整性 文章 進(jìn)入信號(hào)完整性技術(shù)社區(qū)
用串行RapidIO交換處理高速電路板設(shè)計(jì)的信號(hào)完整性
- 信號(hào)完整性(SI)問(wèn)題正成為數(shù)字硬件設(shè)計(jì)人員越來(lái)越關(guān)注的問(wèn)題。由于無(wú)線(xiàn)基站、無(wú)線(xiàn)網(wǎng)絡(luò)控制器、有線(xiàn)網(wǎng)絡(luò)基礎(chǔ)架構(gòu)及軍用航空電子系統(tǒng)中數(shù)據(jù)速率帶寬增加，電路板的設(shè)計(jì)變得日益復(fù)雜。
目前，芯片間高速串行鏈接已經(jīng)獲得廣泛應(yīng)用，以提高整體吞吐性能。處理器、FPGA及數(shù)字信號(hào)處理器可相互傳輸大量數(shù)據(jù)。此外，該數(shù)據(jù)可能必須從電路板發(fā)出，通過(guò)背板傳輸至交換卡，而交換卡可將數(shù)據(jù)發(fā)送至機(jī)箱內(nèi)的其他卡或“系統(tǒng)”內(nèi)的其他地方。支持RapidIO的交換可實(shí)現(xiàn)這些不同組件之間的互連，并廣泛用于滿(mǎn)足這些應(yīng)用的實(shí)時(shí) - 關(guān)鍵字： RapidIO 串行 高速電路板 信號(hào)完整性
高速數(shù)字電路的設(shè)計(jì)與仿真
- 摘要：介紹了專(zhuān)用于高速數(shù)字電路的仿真工具Hyperlynx，并使用它對(duì)高速數(shù)字電路中的阻抗匹配、傳輸線(xiàn)長(zhǎng)度與串?dāng)_問(wèn)題進(jìn)行布線(xiàn)前的模型建立和仿真，通過(guò)仿真結(jié)果分析給出了相應(yīng)解決辦法，尤其在傳輸線(xiàn)長(zhǎng)度上提供了LVDS電路的解決辦法。通過(guò)軟件平臺(tái)對(duì)電路參數(shù)的設(shè)置進(jìn)行比較與分析，給出了高速數(shù)字電路設(shè)計(jì)的指導(dǎo)性結(jié)論。 關(guān)鍵詞：信號(hào)完整性；高速電路；PCB；Hyperlynx，IBIS 高速數(shù)字系統(tǒng)設(shè)計(jì)成功的關(guān)鍵在于保持信號(hào)的完整，而影響信號(hào)完整性(即信號(hào)質(zhì)量)的因素主
- 關(guān)鍵字： 設(shè)計(jì) 仿真 Hyperlynx 信號(hào)完整性 高速電路 PCB IC電路板測(cè)試 PCB
高速電路設(shè)計(jì)/信號(hào)完整性的一些基本概念
- 1.信號(hào)完整性（Signal Integrity）：就是指電路系統(tǒng)中信號(hào)的質(zhì)量,如果在要求的時(shí)間內(nèi),信號(hào)能不失真地從源端傳送到接收端,我們就稱(chēng)該信號(hào)是完整的。2.傳輸線(xiàn)（Transmission Line）：由兩個(gè)具有一定長(zhǎng)度的導(dǎo)體組成回路的連接線(xiàn),我們稱(chēng)之為傳輸線(xiàn),有時(shí)也被稱(chēng)為延遲線(xiàn)。3.集總電路（Lumped circuit）：在一般的電路分析中,電路的所有參數(shù),如阻抗、容抗、感抗都集中于空間的各個(gè)點(diǎn)上,各個(gè)元件上,各點(diǎn)之間的信號(hào)是瞬間傳遞的,這種理想化的電路模型稱(chēng)為集總電路。4.分布式系統(tǒng)(Dist
- 關(guān)鍵字： 高速電路設(shè)計(jì) 信號(hào)完整性
高速電路設(shè)計(jì)信號(hào)完整性的一些基本概念
- 1.信號(hào)完整性（Signal Integrity）：就是指電路系統(tǒng)中信號(hào)的質(zhì)量，如果在要求的時(shí) 間內(nèi)，信號(hào)能不失真地從源端傳送到接收端，我們就稱(chēng)該信號(hào)是完整的。 2.傳輸線(xiàn)（Transmission Line）：由兩個(gè)具有一定長(zhǎng)度的導(dǎo)體組成回路的連接線(xiàn)，我們 稱(chēng)之為傳輸線(xiàn)，有時(shí)也被稱(chēng)為延遲線(xiàn)。 3.集總電路（Lumped circuit）：在一般的電路分析中，電路的所有參數(shù)，如阻抗、容 抗、感抗都集中于空間的各個(gè)點(diǎn)上，各個(gè)元件上，各點(diǎn)之間的信號(hào)是瞬間傳遞的，這種 理想化的電路模型稱(chēng)
- 關(guān)鍵字： 高速電路設(shè)計(jì) 信號(hào)完整性
信號(hào)完整性仿真工具介紹
- 關(guān)于Ansoft公司的仿真工具 Ansoft公司的高速PCB板的信號(hào)完整性仿真專(zhuān)題?，F(xiàn)在的高速電路設(shè)計(jì)已經(jīng)達(dá)到GHz的水平，高速PCB設(shè)計(jì)要求從三維設(shè)計(jì)理論出發(fā)對(duì)過(guò)孔、封裝和布線(xiàn)進(jìn)行綜合設(shè)計(jì)來(lái)解決信號(hào)完整性問(wèn)題。高速PCB設(shè)計(jì)要求中國(guó)工程師必須具備電磁場(chǎng)的理論基礎(chǔ)，必須懂得利用麥克斯韋爾方程來(lái)分析PCB設(shè)計(jì)過(guò)程中遇到的電磁場(chǎng)問(wèn)題。目前，Ansoft公司的仿真工具能夠從三維場(chǎng)求解的角度出發(fā)，對(duì)PCB設(shè)計(jì)的信號(hào)完整性問(wèn)題進(jìn)行動(dòng)態(tài)仿真。 Cadence的工具采用Sun的電源層分析模塊 Cadence
- 關(guān)鍵字： 信號(hào) 信號(hào)完整性
信號(hào)完整性分析的重要性
- 今非昔比 隨著電子、通信技術(shù)的飛速發(fā)展，高速系統(tǒng)設(shè)計(jì)（HSSD）在以下幾個(gè)主要方面的挑戰(zhàn)越來(lái)越突出，且與以往絕然不同： ——集成規(guī)模越來(lái)越大，I/O數(shù)越來(lái)越多，單板互連密度不斷加大； ——時(shí)鐘速率越來(lái)越高，信號(hào)邊緣速率越來(lái)越快，導(dǎo)致系統(tǒng)和單板信號(hào)完整性（SI）問(wèn)題更加突出； ——產(chǎn)品研發(fā)以及推向市場(chǎng)的時(shí)間不斷減少，一次性設(shè)計(jì)的成功顯得非常重要； 以上種種，導(dǎo)致高速電路中的信號(hào)完整性問(wèn)題變得越來(lái)越突出。反射、串?dāng)_、傳輸時(shí)延、地/電層噪聲等，可以嚴(yán)重影響設(shè)計(jì)的功能正確性。若在電路板設(shè)計(jì)時(shí)不考慮其影響
- 關(guān)鍵字： 信號(hào) 信號(hào)完整性
信號(hào)完整性（Singnal Integrity）術(shù)語(yǔ)
- 1、什么是信號(hào)完整性（Singnal Integrity）？信號(hào)完整性（Singnal Integrity）是指一個(gè)信號(hào)在電路中產(chǎn)生正確的相應(yīng)的能力。信號(hào)具有良好的信號(hào)完整性（Singnal Integrity）是指當(dāng)在需要的時(shí)候，具有所必須達(dá)到的電壓電平數(shù)值。主要的信號(hào)完整性問(wèn)題包括反射、振蕩、地彈、串?dāng)_等。常見(jiàn)信號(hào)完整性問(wèn)題及解決方法： 問(wèn)題 可能原因 解決方法 其他解決方法 過(guò)大的上沖 終端阻抗不匹配 終端端接 使用上升時(shí)間緩慢的驅(qū)動(dòng)源 直流電壓電平不好 線(xiàn)上負(fù)載過(guò)大 以交流負(fù)載替換直流負(fù)載 在接收
- 關(guān)鍵字： 信號(hào)完整性
高速電路設(shè)計(jì)和信號(hào)完整性分析
- 高速電路設(shè)計(jì)對(duì)PCB設(shè)計(jì)都提出了新的要求和挑戰(zhàn)，高速電路中的信號(hào)完整性問(wèn)題變得越來(lái)越突出，傳統(tǒng)的設(shè)計(jì)方法已 ...
- 關(guān)鍵字： PCB IBIS EDA調(diào)整電路設(shè)計(jì) 信號(hào)完整性
MCM高速電路布局布線(xiàn)設(shè)計(jì)的信號(hào)完整性分析
- 摘 要：隨著封裝密度的增加和工作頻率的提高，MCM電路設(shè)計(jì)中的信號(hào)完整性問(wèn)題已不容忽視。本文以檢測(cè)器電路為例，首先利用APD軟件實(shí)現(xiàn)電路的布局布線(xiàn)設(shè)計(jì)，然后結(jié)合信號(hào)完整性分析，對(duì)電路布局布線(xiàn)結(jié)構(gòu)進(jìn)行反復(fù)調(diào)整，最后的Spectra Quest軟件仿真結(jié)果表明，改進(jìn)后的電路布局布線(xiàn)滿(mǎn)足信號(hào)完整性要求，同時(shí)保持較高的仿真精度。關(guān)鍵詞：多芯片組件；布局布線(xiàn)；信號(hào)完整性；反射；延時(shí)隨著集成電路工藝技術(shù)的發(fā)展，多芯片組件工作速度越來(lái)越高，高速信號(hào)的處理已成為MCM電路設(shè)計(jì)能否成功的
- 關(guān)鍵字： 布局布線(xiàn) 多芯片組件 反射 信號(hào)完整性 延時(shí)
高速串行總線(xiàn)的信號(hào)完整性驗(yàn)證
- 摘 要：隨著第三代I/O技術(shù)的出現(xiàn)，人們開(kāi)始步入高速傳輸?shù)臅r(shí)代。在使用PCI Express、SATA等高速串行總線(xiàn)時(shí)，如何保持信號(hào)的完整性是一個(gè)挑戰(zhàn)。本文結(jié)合實(shí)例，介紹信號(hào)完整性驗(yàn)證的基礎(chǔ)知識(shí)和方法。
關(guān)鍵詞：信號(hào)完整 - 關(guān)鍵字： 高速串行 總線(xiàn) 信號(hào)完整性
基于DSP的列車(chē)應(yīng)變力測(cè)試系統(tǒng)設(shè)計(jì)
- 摘 要：本文介紹了基于TMS320VC33 DSP芯片的應(yīng)變力測(cè)試系統(tǒng)的設(shè)計(jì)，給出了結(jié)構(gòu)原理框圖，并圍繞DSP設(shè)計(jì)了測(cè)試系統(tǒng)的中斷、復(fù)位子系統(tǒng)、存儲(chǔ)子系統(tǒng)和通信子系統(tǒng)。同時(shí)還對(duì)測(cè)試系統(tǒng)進(jìn)行了信號(hào)完整性分析。關(guān)鍵詞：測(cè)試系統(tǒng)；DSP；應(yīng)變力；信號(hào)完整性車(chē)輪與軌道間的作用力是評(píng)價(jià)車(chē)輛運(yùn)行品質(zhì)的重要因素，能否準(zhǔn)確及時(shí)地獲取輪軌間的作用力直接影響著車(chē)輛脫軌系數(shù)等參數(shù)的計(jì)算。應(yīng)變力測(cè)試系統(tǒng)是設(shè)計(jì)列車(chē)運(yùn)行狀態(tài)地面安全監(jiān)測(cè)平臺(tái)的關(guān)鍵環(huán)節(jié)，本文用DSP芯片開(kāi)發(fā)的測(cè)試系統(tǒng)正是針對(duì)這一需要
- 關(guān)鍵字： DSP 測(cè)試系統(tǒng) 信號(hào)完整性 應(yīng)變力
確保信號(hào)完整性的電路板設(shè)計(jì)準(zhǔn)則
- 信號(hào)完整性 (SI) 問(wèn)題解決得越早，設(shè)計(jì)的效率就越高，從而可避免在電路板設(shè)計(jì)完成之后才增加端接器件。
- 關(guān)鍵字： 信號(hào)完整性 電路板 設(shè)計(jì)準(zhǔn)則
運(yùn)用SPECCTRAQuest實(shí)現(xiàn)高速圖像處理電路設(shè)計(jì)
- 電子設(shè)計(jì)應(yīng)用2004年第9期摘 要：本文介紹了以TMS320C6701為核心的高速處理電路的PCB設(shè)計(jì)。通過(guò)利用Cadence的SPECCTRAQuest軟件對(duì)關(guān)鍵信號(hào)進(jìn)行仿真，確定了其拓?fù)浣Y(jié)構(gòu)，保證了信號(hào)的完整性，同時(shí)縮短了產(chǎn)品的開(kāi)發(fā)周期，減少了開(kāi)發(fā)成本。關(guān)鍵詞：SPECCTRAQuest；信號(hào)仿真；信號(hào)完整性；TMS320C6701引言隨著半導(dǎo)體工藝的迅猛發(fā)展，高速電路設(shè)計(jì)成為設(shè)計(jì)電路時(shí)必須要解決的問(wèn)題。而高速設(shè)計(jì)所面臨的信號(hào)完整性問(wèn)題(包括信號(hào)過(guò)沖和下沖，信號(hào)振鈴
- 關(guān)鍵字： SPECCTRAQuest TMS320C6701 信號(hào)仿真 信號(hào)完整性
信號(hào)完整性介紹
信號(hào)完整性
信號(hào)完整性是指信號(hào)在傳輸路徑上的質(zhì)量，傳輸路徑可以是普通的金屬線(xiàn)，可以是光學(xué)器件，也可以是其他媒質(zhì)。信號(hào)具有良好的信號(hào)完整性是指當(dāng)在需要的時(shí)候，具有所必需達(dá)到的電壓電平數(shù)值。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是板級(jí)設(shè)計(jì)中多種因素共同引起的。
中文名信號(hào)完整性
實(shí) 質(zhì)指信號(hào)在傳輸路徑上的質(zhì)量
多種因素差的信號(hào)完整性
包 括數(shù)字示波器、 [ 查看詳細(xì) ]
信號(hào)完整性相關(guān)帖子
信號(hào)完整性資料下載
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473