<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 業(yè)界動態(tài) > FPGA效能大躍進的秘密

          FPGA效能大躍進的秘密

          —— FPGA效能大躍進的秘密…
          作者: 時間:2015-06-18 來源:eettaiwan 收藏
          編者按:效能提升,功耗降低,面積變小,幾者能否兼得。

            過去,每兩年才能提升現(xiàn)場可編程閘陣列()10%的效能,對于日新月異的網(wǎng)路、電信或云端基礎(chǔ)建設(shè)來說,速度有些慢,對系統(tǒng)設(shè)計人員來說,設(shè)計過程中將遭遇不少挑戰(zhàn)。其中,提升系統(tǒng)效能及效率、縮減系統(tǒng)尺寸與降低功耗,都是讓設(shè)計工程師亟需更高效能的原因。

          本文引用地址:http://www.ex-cimer.com/article/275903.htm

            由于效能提升速度如“老牛拉車”,面對新一代行動通訊技術(shù)如長程演進計畫(LTE)、LTE-Advanced,甚至下一代的5G技術(shù),對電信基礎(chǔ)建設(shè)骨干傳輸速度的要求;以及物聯(lián)網(wǎng)(IoT)、云端運算(Cloud Computing)應(yīng)用對資料中心網(wǎng)路頻寬的再提升,F(xiàn)PGA勢必加快效能提升的腳步。所幸,在FPGA業(yè)者的努力下,F(xiàn)PGA效能有突破性的進展。

            資深產(chǎn)品行銷總監(jiān)Patrick Dorsey表示,之前,提升FPGA效能的方式是擴展資料傳輸管線(Data Path),期望越大的管線可以提升資料傳輸?shù)乃俣?,但這樣的作法反而導(dǎo)致更難以實現(xiàn)精確的布線、時脈(Clock),以至于FPGA效能提升有限,且總延遲時間長。因此新研發(fā)的HyperFlex架構(gòu)則改變作法,取經(jīng)英特爾(Intel)核心布線方式,縮小資料傳輸管線外,并在所有布線上增加10倍數(shù)量的超級暫存器,進而將FPGA效能增進2倍之多。

            而此新架構(gòu)也已實現(xiàn)在Altera Stratix 10系列,現(xiàn)階段也有業(yè)者以軟體的方式測試此新FPGA為其系統(tǒng)帶來的好處。

            刷新高階FPGA性能紀(jì)錄!

            專注于資料中心(Data Center)、通訊、網(wǎng)路或物聯(lián)網(wǎng)(IoT)基礎(chǔ)設(shè)施…等系統(tǒng)設(shè)計人員,在設(shè)計時都相當(dāng)重視三個關(guān)鍵要素--系統(tǒng)性能與效率、系統(tǒng)整合度與安全性,因此設(shè)計工程師需要選用高階的現(xiàn)場可編程閘陣列(FPGA),確保產(chǎn)品能符合上述三項需求。然而現(xiàn)有的晶片產(chǎn)品已越來越難滿足日新月異的網(wǎng)路基礎(chǔ)建設(shè)要求,因此FPGA業(yè)者透過暫存器無所不在技術(shù),將可全面提升FPGA與SoC的效能。

            剛被英特爾(Intel)收購的Altera資深產(chǎn)品行銷總監(jiān)Patrick Dorsey表示,過去每兩年才能將FPGA性能提升10%,因此一般人很難相信如何在間隔一個世代的產(chǎn)品間,一舉將FPGA核心性能提升2倍、同時還能減少70%的功耗、提升電晶體密度,并還能擁有全面性的安全防護特性。祕訣就在于,利用暫存器無所不在技術(shù),以及在晶片內(nèi)部內(nèi)建安全元件管理器(SDM)。

            物聯(lián)網(wǎng)的發(fā)展促使通訊后端骨干基礎(chǔ)建設(shè)傳輸頻寬與效率須不斷提高,然而受限于晶片內(nèi)部布線方式未創(chuàng)新,導(dǎo)致FPGA性能的提升速度過慢、總延遲時間高,因此先前FPGA業(yè)者包括Altera或賽靈思(Xilinx)多以增加更寬、更多的匯流排技術(shù)試圖提升FPGA的效能。但結(jié)果則是增加了資料傳輸?shù)嫩杖o法時間更精確的時脈(Clock),反而造成工程師在系統(tǒng)設(shè)計上遭遇更多難題。

            物聯(lián)網(wǎng)萬物皆可聯(lián)網(wǎng)的宗旨導(dǎo)致通訊后端基礎(chǔ)建設(shè)的資料傳輸速率也需不斷地提升。

            有鑒于此,Altera開發(fā)HyperFlex技術(shù)。Dorsey指出,事實上,HyperFlex是個非常簡單的概念,就是把寄存器放在邏輯單元之中,與FPGA相互配合,亦即Altera在HyperFlex架構(gòu)中,實現(xiàn)無所不在的寄存器的安放,也就是說在HyperFlex整個布線中會有上千萬個寄存器存在,較過去多上10倍。

            透過增加暫存器,可使晶片內(nèi)部溝通更有效率,進而提升效能。

            舉例來說,系統(tǒng)中,當(dāng)一個功能要和另一個功能進行溝通時,通常是在幾個奈秒(ns)間,就這個通話溝通過程中會出現(xiàn)不同波形的轉(zhuǎn)換。所謂系統(tǒng)的性能,實際上就是這個系統(tǒng)進行通話過程中,它出現(xiàn)最長的延時會是多少,而HyperFlex架構(gòu)的優(yōu)勢就在于可進一步再降低延時時間,使系統(tǒng)間的溝通更為快速和順暢。

            因透過HyperFlex架構(gòu)把整個系統(tǒng)性能中的時序進行分割,使系統(tǒng)所需的溝通管道變短、變寬,促使FPGA性能提高2倍,相較之下,功耗也可進一步降低、晶片面積也會隨之減少一半。這對資料中心設(shè)計工程師來說,過去可能需要使用5顆FPGA,現(xiàn)在僅需一顆即可以讓系統(tǒng)整體功率降低63%。

            另一方面,在固網(wǎng)光交換系統(tǒng)中,采用HyperFlex架構(gòu)的FPGA,除了效能提升2倍之外,功耗降低40%,且面積縮小30%。Dorsey強調(diào),系統(tǒng)設(shè)計人員都希望能透可編程技術(shù)實現(xiàn)硬體系統(tǒng)的優(yōu)化和定制化,然在此過程中,系統(tǒng)設(shè)計人員面臨的挑戰(zhàn)是得在提升效能的同時,還須降低功耗。HyperFlex架構(gòu)可讓設(shè)計人員在自己做設(shè)計的情況下,能實現(xiàn)硬體定制化。達到效能和功耗的良好匹配。



          關(guān)鍵詞: Altera FPGA

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();