協(xié)同處理 文章 進入?yún)f(xié)同處理技術社區(qū)
FPGA與DSP協(xié)同處理系統(tǒng)設計之:典型實例-整數(shù)DCT變換的設計與實現(xiàn)
- 本節(jié)旨在設計實現(xiàn)了視頻壓縮標準H.264算法中的整數(shù)DCT變換部分,幫助讀者了解并行流水設計技巧在算法優(yōu)化中的作用。
- 關鍵字: DSP 協(xié)同處理 FPGA 整數(shù)DCT變換 H.264
共5條 1/1 1 |
協(xié)同處理介紹
您好,目前還沒有人創(chuàng)建詞條協(xié)同處理!
歡迎您創(chuàng)建該詞條,闡述對協(xié)同處理的理解,并與今后在此搜索協(xié)同處理的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對協(xié)同處理的理解,并與今后在此搜索協(xié)同處理的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473