可測試性設(shè)計(jì) 文章進(jìn)入可測試性設(shè)計(jì)技術(shù)社區(qū)

西門子發(fā)布Tessent RTL Pro強(qiáng)化可測試性設(shè)計(jì)能力

西門子數(shù)字化工業(yè)軟件近日推出 Tessent? RTL Pro 創(chuàng)新軟件解決方案，旨在幫助集成電路 (IC) 設(shè)計(jì)團(tuán)隊(duì)簡化和加速下一代設(shè)計(jì)的關(guān)鍵可測試性設(shè)計(jì) (DFT) 任務(wù)。隨著 IC 設(shè)計(jì)規(guī)模不斷增大、復(fù)雜性持續(xù)增長，工程師需要在設(shè)計(jì)早期階段發(fā)現(xiàn)并解決可測試性問題，西門子的 Tessent 軟件可以在設(shè)計(jì)流程早期階段分析和插入大多數(shù) DFT 邏輯，執(zhí)行快速綜合，運(yùn)行 ATPG（自動測試向量生成），以發(fā)現(xiàn)和解決異常模塊并采取適當(dāng)?shù)拇胧?，滿足客戶不斷增長的需求。Tessent RTL Pro 進(jìn)一步擴(kuò)展了
關(guān)鍵字：西門子 Tessent RTL Pro 可測試性設(shè)計(jì)

西門子數(shù)字化工業(yè)軟件近日推出Tessent Multi-die軟件解決方案，旨在幫助客戶加快和簡化基于2.5D和3D架構(gòu)的新一代集成電路（IC）關(guān)鍵可測試性設(shè)計(jì)（DFT）。隨著市場對于更小巧、更節(jié)能和更高效能的IC需求日益提升，IC設(shè)計(jì)界也面臨著嚴(yán)苛挑戰(zhàn)。下一代組件正傾向于采用復(fù)雜的2.5D和3D架構(gòu)，以垂直（3D IC）或并排（2.5D）方式連接多個晶粒，使其能夠作為單一組件運(yùn)作。但是，這種做法為芯片測試帶來巨大的挑戰(zhàn)，因?yàn)榇蟛糠謧鹘y(tǒng)的測試方法都是基于常規(guī)的2D流程。為了解決這些挑戰(zhàn)，西門子推出Tess
關(guān)鍵字：西門子 2.5D 3D 可測試性設(shè)計(jì)

從系統(tǒng)測試性設(shè)計(jì)的角度，分析了國內(nèi)外測試性設(shè)計(jì)技術(shù)的發(fā)展?fàn)顩r、存在的問題；討論了開展系統(tǒng)測試性設(shè)計(jì)并制定測試性工作規(guī)范在飛行器設(shè)計(jì)中的必要性；總結(jié)了系統(tǒng)測試性設(shè)計(jì)的一般工作流程；并根據(jù)航天產(chǎn)品特點(diǎn)，對測試性設(shè)計(jì)方法進(jìn)行探索研究。
關(guān)鍵字：系統(tǒng)測試系統(tǒng)級可測試性設(shè)計(jì) 飛行器 200806

摘要：本文論述了邊界掃描技術(shù)的基本原理和邊界掃描在電路板測試及在FPGA、DSP器件中的應(yīng)用。介紹了為提高電路板的可測試性而采用邊界掃描技術(shù)進(jìn)行設(shè)計(jì)時應(yīng)注意的一些基本要點(diǎn)。關(guān)鍵詞：邊界掃描測試；JTAG；電路板測試；可測試性設(shè)計(jì)引言電子器件的生產(chǎn)商和電子產(chǎn)品的制造商都在傾向于采用最新的器件技術(shù)，如BGA、CSP(芯片規(guī)模封裝)、TCP(倒裝芯片封裝)和其它更小的封裝，以提供更強(qiáng)的功能、更小的體積，并節(jié)省成本。電路板越來越密、器件越來越復(fù)雜、電路性能要求越來越苛刻，越來越難的接入問題導(dǎo)致了工業(yè)標(biāo)準(zhǔn)
關(guān)鍵字： JTAG 邊界掃描測試電路板測試可測試性設(shè)計(jì) PCB 電路板

共4條 1/1 1

您好，目前還沒有人創(chuàng)建詞條可測試性設(shè)計(jì)!
歡迎您創(chuàng)建該詞條，闡述對可測試性設(shè)計(jì)的理解，并與今后在此搜索可測試性設(shè)計(jì)的朋友們分享。創(chuàng)建詞條