EEPW首頁(yè) >>
主題列表 >>
可編程
可編程 文章 進(jìn)入可編程技術(shù)社區(qū)
智能流程簡(jiǎn)化可編程系統(tǒng)芯片設(shè)計(jì)
- 智能流程簡(jiǎn)化可編程系統(tǒng)芯片設(shè)計(jì),隨著SoC設(shè)計(jì)中混合信號(hào)器件的增加,基本的功能驗(yàn)證在半導(dǎo)體的早期制備中變得十分重要。沒(méi)有這種驗(yàn)證,系統(tǒng)設(shè)計(jì)人員將需要為半導(dǎo)體制備的返工耗費(fèi)數(shù)以百萬(wàn)計(jì)美元,并且浪費(fèi)寶貴的設(shè)計(jì)和驗(yàn)證資源,而且還可能錯(cuò)過(guò)產(chǎn)品上
- 關(guān)鍵字: 芯片 設(shè)計(jì) 系統(tǒng) 可編程 流程 簡(jiǎn)化 智能
在應(yīng)用可編程測(cè)控網(wǎng)絡(luò)設(shè)計(jì)
- 電子產(chǎn)品的更新?lián)Q代越來(lái)越快,怎樣縮短設(shè)計(jì)時(shí)間,快速推出產(chǎn)品,降低設(shè)計(jì)成本和提高系統(tǒng)整體性能是每個(gè)設(shè)計(jì)人員共同關(guān)心的問(wèn)題。一種叫做在應(yīng)用可編程(In Application Programming-IAP)的設(shè)計(jì)方案應(yīng)運(yùn)而生,它可以
- 關(guān)鍵字: 設(shè)計(jì) 網(wǎng)絡(luò) 可編程 應(yīng)用
應(yīng)用于頻率合成器的寬分頻比CMOS可編程分頻器設(shè)計(jì)
- 提出一種應(yīng)用于射頻頻率合成器的寬分頻比可編程分頻器設(shè)計(jì)。該分頻器采用脈沖吞吐結(jié)構(gòu),可編程計(jì)數(shù)器和吞脈沖計(jì)數(shù)器都采用改進(jìn)的CMOS源極耦合(SCL)邏輯結(jié)構(gòu)的模擬電路實(shí)現(xiàn),相對(duì)于采用數(shù)字電路實(shí)現(xiàn)降低了電路的噪聲和減少了版圖面積。同時(shí),對(duì)可編程分頻器中的檢測(cè)和置數(shù)邏輯做了改進(jìn),提高分頻器的工作頻率及穩(wěn)定性。最后,采用TSMC的0.13/μm CMOS工藝,利用Cadence Spectre工具進(jìn)行仿真,在4.5 GHz頻率下,該分頻器可實(shí)現(xiàn)200~515的分頻比,整個(gè)功耗不超過(guò)19 mW,版圖面積為106 μ
- 關(guān)鍵字: 可編程 設(shè)計(jì) CMOS 合成器 頻率 應(yīng)用
可編程模擬雷達(dá)信號(hào)源的設(shè)計(jì)
- 摘要:設(shè)計(jì)了一種可通過(guò)軟件靈活控制的模擬雷達(dá)信號(hào)源,采用Silicon公司C8051F340微處理器芯片,控制直接數(shù)字頻率合成芯片AD9858輸出模擬雷達(dá)信號(hào)。文中說(shuō)明了電路設(shè)計(jì)結(jié)構(gòu)和軟件設(shè)計(jì)方法,并對(duì)信號(hào)源的性能進(jìn)行了可
- 關(guān)鍵字: 設(shè)計(jì) 信號(hào)源 雷達(dá) 模擬 可編程
大規(guī)?,F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)開(kāi)發(fā)系統(tǒng)電源設(shè)計(jì)研究
- 摘要:以Xilinx的FPGA為例,介紹了FPGA開(kāi)發(fā)系統(tǒng)的電源要求和功耗,并給出了采用線(xiàn)性低壓降(LDO)穩(wěn)壓器,DC/DC調(diào)整器,DC/DC控制器和電源模塊等幾種電源解決方案。 關(guān)鍵詞:現(xiàn)場(chǎng)可編程門(mén)陣列;電源設(shè)計(jì);DC/DC變換器
- 關(guān)鍵字: 系統(tǒng) 電源 設(shè)計(jì) 研究 開(kāi)發(fā) FPGA 現(xiàn)場(chǎng) 可編程 陣列 大規(guī)模
現(xiàn)場(chǎng)可編程門(mén)陣列的結(jié)構(gòu)與設(shè)計(jì)
- 現(xiàn)場(chǎng)可編程門(mén)陣列的結(jié)構(gòu)與設(shè)計(jì),摘要:現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA——Field Programmable Gate Array)是上世紀(jì)80年代末發(fā)展起來(lái)的新型大規(guī)模集成邏輯器件。它采用高級(jí)計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)進(jìn)行器件的開(kāi)發(fā)與設(shè)計(jì),其優(yōu)越性大大超過(guò)普通TTL集成門(mén)
- 關(guān)鍵字: 設(shè)計(jì) 結(jié)構(gòu) 陣列 可編程 現(xiàn)場(chǎng)
用AD5370模數(shù)轉(zhuǎn)換器組成的可編程40通道輸出電路
- 本電路采用多通道DAC配置,各組通道具有不同的輸出范圍。它利用AD5370提供40個(gè)DAC通道,具有16位分辨率。AD5370經(jīng)過(guò)配置,8個(gè)通道具有plusmn;10 V的輸出范圍,另外24個(gè)通道具有minus;4 V至+8 V的輸出范圍。AD5370是
- 關(guān)鍵字: 5370 AD 模數(shù)轉(zhuǎn)換器 可編程
基于開(kāi)關(guān)電容的模擬可編程設(shè)計(jì)實(shí)現(xiàn)
- 開(kāi)關(guān)電容電路能把模擬和數(shù)字功能集成在單芯片上,這就是目前的片上系統(tǒng)。傳統(tǒng)的模擬信號(hào)處理電路采用持續(xù)時(shí)基電路,包括電阻、電容和運(yùn)算放大器。持續(xù)時(shí)基模擬電路使用電阻比、電阻強(qiáng)度或電阻值、電容值等設(shè)置轉(zhuǎn)移
- 關(guān)鍵字: 開(kāi)關(guān)電容 模擬 可編程 設(shè)計(jì)實(shí)現(xiàn)
采用開(kāi)關(guān)電容實(shí)現(xiàn)模擬領(lǐng)域內(nèi)的可編程設(shè)計(jì)
- 可擴(kuò)展性和客戶(hù)要求的動(dòng)態(tài)變化是設(shè)計(jì)人員用混合功能組件實(shí)施系統(tǒng)所面臨的兩大挑戰(zhàn)。模塊化可編程設(shè)計(jì)有助于解決設(shè)計(jì)晚期階段不同器件之間設(shè)計(jì)方案的移植問(wèn)題。因此,可編程解決方案相對(duì)于固定功能實(shí)施方案而言始終是更好的選擇。在模擬領(lǐng)域?qū)嵤┛删幊探鉀Q方案一直非常困難。開(kāi)關(guān)電容電路的使用非常有助于解決上述困難。開(kāi)關(guān)電容塊是可編程模擬解決方案的基本構(gòu)建塊。
- 關(guān)鍵字: 開(kāi)關(guān)電容 模擬領(lǐng)域 可編程
基于FPGA的可編程電阻的設(shè)計(jì)
- 摘要:現(xiàn)在市場(chǎng)上的各種電阻和電阻箱有不足之處,不能滿(mǎn)足一些研發(fā)場(chǎng)所的要求,為了解決這一問(wèn)題,本文介紹一種基于FPGA的可直接輸入阻值提供不同電阻的設(shè)計(jì)方法。FPGA通過(guò)控制繼電器的吸合,從而確定與其并聯(lián)的電阻
- 關(guān)鍵字: FPGA 可編程 阻的設(shè)計(jì)
可編程介紹
您好,目前還沒(méi)有人創(chuàng)建詞條可編程!
歡迎您創(chuàng)建該詞條,闡述對(duì)可編程的理解,并與今后在此搜索可編程的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)可編程的理解,并與今后在此搜索可編程的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473