多時鐘 文章 進入多時鐘技術社區(qū)
FPGA大型設計應用的多時鐘設計策略闡述
- 利用FPGA實現(xiàn)大型設計時，可能需要FPGA具有以多個時鐘運行的多重數(shù)據(jù)通路，這種多時鐘FPGA設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設計和時鐘/數(shù)據(jù)關系。設計過程中最重要的一步是確定要用多少個不同的時鐘，以及如何進行布線，本文將對這些設計策略深入闡述。
- 關鍵字： 亞穩(wěn)態(tài)性 多時鐘 FPGA
基于FPGA 的多時鐘片上網(wǎng)絡設計
- 在FPGA 上設計一個高性能、靈活的、面積小的通信體系結構是一項巨大的挑戰(zhàn)。大多數(shù)基于FPGA 的片上網(wǎng)絡都是運行在一個單一時鐘下。隨著FPGA 技術的發(fā)展，Xilinx 公司推出了Virtex-4 平臺。該平臺支持同一時間內(nèi)32 個
- 關鍵字： FPGA 多時鐘 片上網(wǎng)絡
基于FPGA的多時鐘片上網(wǎng)絡設計
- 本文介紹了一個基于FPGA 的高效率多時鐘的虛擬直通路由器，通過優(yōu)化中央仲裁器和交叉點矩陣，以爭取較小面積和更高的性能。同時，擴展路由器運作在獨立頻率的多時鐘NoC 架構中，并在一個3×3Mesh 的架構下實驗，分析其性能特點，比較得出多時鐘片上網(wǎng)絡具有更高的性能。
- 關鍵字： FPGA 多時鐘 片上網(wǎng)絡
一種基于FPGA的多時鐘片上網(wǎng)絡研究與設計
- 在FPGA上設計一個高性能、靈活的、面積小的通信體系結構是一項巨大的挑戰(zhàn)。大多數(shù)基于FPGA的片上網(wǎng)絡...
- 關鍵字： FPGA 片上網(wǎng)絡 多時鐘 通信 Virtex
| 共6條 1/1 1 |
多時鐘介紹
您好，目前還沒有人創(chuàng)建詞條多時鐘!
歡迎您創(chuàng)建該詞條，闡述對多時鐘的理解，并與今后在此搜索多時鐘的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對多時鐘的理解，并與今后在此搜索多時鐘的朋友們分享。 創(chuàng)建詞條
多時鐘資料下載
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473