<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> 多時鐘域

          FPGA中的多時鐘域設計

          • FPGA中的多時鐘域設計-在一個SOC設計中,存在多個、獨立的時鐘,這已經(jīng)是一件很平常的事情了。大多數(shù)的SOC器件都具有很多個接口,各個接口標準都可能會使用完全不同的時鐘頻率。
          • 關鍵字: FPGA  多時鐘域  

          多時鐘域數(shù)據(jù)傳遞的Spartan-II FPGA實現(xiàn)

          • 本文采用FPGA來設計一款廣泛應用于計算機、Modem、數(shù)據(jù)終端以及許多其他數(shù)字設備之間的數(shù)據(jù)傳輸?shù)膶S卯惒讲⑿型ㄐ沤涌谛酒?,實現(xiàn)了某一時鐘域(如66 MHz)的8位并行數(shù)據(jù)到另一低時鐘域(如40 MHz)16位并行數(shù)據(jù)的異步轉換,并且客戶可以根據(jù)自己的要求進行數(shù)據(jù)定義。完成數(shù)據(jù)在不同時鐘域間的正確傳遞的同時防止亞穩(wěn)態(tài)的出現(xiàn),保持系統(tǒng)的穩(wěn)定,是電路設計的關鍵。
          • 關鍵字: Spartan-II  FPGA  多時鐘域  數(shù)據(jù)    
          共2條 1/1 1

          多時鐘域介紹

          您好,目前還沒有人創(chuàng)建詞條多時鐘域!
          歡迎您創(chuàng)建該詞條,闡述對多時鐘域的理解,并與今后在此搜索多時鐘域的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();