實(shí)時(shí)信號(hào)處理文章進(jìn)入實(shí)時(shí)信號(hào)處理技術(shù)社區(qū)

ＤＳＰ＋ＦＰＧＡ實(shí)時(shí)信號(hào)處理系統(tǒng)的設(shè)計(jì)

一種新型多DSP并行處理結(jié)構(gòu),傳統(tǒng)的雷達(dá)信號(hào)處理系統(tǒng)的設(shè)計(jì)是根據(jù)具體的需求確定算法流程以及硬件結(jié)構(gòu)的。這導(dǎo)致了系統(tǒng)升級(jí)的困難加大。當(dāng)信號(hào)處理的內(nèi)容改變、要求處理的數(shù)據(jù)量加大、改進(jìn)處理算法時(shí),必須對(duì)整個(gè)系統(tǒng)進(jìn)行重新設(shè)計(jì)。利用軟件無(wú)線電
關(guān)鍵字：結(jié)構(gòu) 處理并行 DSP 新型多DSP 并行計(jì)算實(shí)時(shí)信號(hào)處理

摘要: 本文主要介紹了基于CPCI 總線設(shè)計(jì)的實(shí)時(shí)信號(hào)處理業(yè)務(wù)所需的一種專用設(shè)備平臺(tái)。關(guān)鍵詞： CPCI BUS；平臺(tái)；實(shí)時(shí)信號(hào)處理；DSP+FPGA 系統(tǒng)設(shè)計(jì)DSP+FPGA混用設(shè)計(jì)為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。業(yè)務(wù)板以FPGA為處理核心，實(shí)現(xiàn)數(shù)字視頻信號(hào)的實(shí)時(shí)圖像處理，DSP實(shí)現(xiàn)了部分的圖像處理算法和FPGA的控制邏輯，并響應(yīng)中斷，實(shí)現(xiàn)數(shù)據(jù)通信和存儲(chǔ)實(shí)時(shí)信號(hào)。首先，本系統(tǒng)要求DSP可以滿足算法控制結(jié)構(gòu)復(fù)雜、運(yùn)算速度高、尋址靈
關(guān)鍵字： 0704_A BUS CPCI DSP+FPGA 單片機(jī) 平臺(tái) 嵌入式系統(tǒng) 實(shí)時(shí)信號(hào)處理雜志_設(shè)計(jì)天地

共3條 1/1 1

您好，目前還沒(méi)有人創(chuàng)建詞條實(shí)時(shí)信號(hào)處理!
歡迎您創(chuàng)建該詞條，闡述對(duì)實(shí)時(shí)信號(hào)處理的理解，并與今后在此搜索實(shí)時(shí)信號(hào)處理的朋友們分享。創(chuàng)建詞條