差錯控制編碼技術(shù) 文章 進入差錯控制編碼技術(shù)技術(shù)社區(qū)
基于歐氏算法的RS硬件解碼方案的FPGA實現(xiàn)
- 在通信系統(tǒng)中應(yīng)用廣泛。由于RS碼的譯碼復(fù)雜度高，數(shù)字運算量大，常見的硬件及軟件譯碼方案大多不能滿足高速率的傳輸需求，一般適用于10Mbps以下。本文提出的歐氏算法和頻譜結(jié)構(gòu)分析相結(jié)合的RS硬件解碼方案，適用于FPGA單片實現(xiàn)，速率高、延遲小、通用性強、使用靈活。筆者在FPGA芯片上實現(xiàn)了GF（2 8）上符號速率為50Mbps的流式解碼方案，最大延時為640ns，參數(shù)可以根據(jù)需要靈活設(shè)置。
- 關(guān)鍵字： RS編譯碼 差錯控制編碼技術(shù) FPGA
| 共1條 1/1 1 |
差錯控制編碼技術(shù)介紹
您好，目前還沒有人創(chuàng)建詞條差錯控制編碼技術(shù)!
歡迎您創(chuàng)建該詞條，闡述對差錯控制編碼技術(shù)的理解，并與今后在此搜索差錯控制編碼技術(shù)的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對差錯控制編碼技術(shù)的理解，并與今后在此搜索差錯控制編碼技術(shù)的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473