異步dsp 文章 進入異步dsp技術社區(qū)
異步DSP核心設計方案:更低功耗,更高性能
- 目前,處理器性能的主要衡量指標是時鐘頻率。絕大多數(shù)的集成電路 (IC) 設計都基于同步架構,而同步架構都采用全球一致的時鐘。這種架構非常普及,許多人認為它也是數(shù)字電路設計的唯一途徑。然而,有一種截然不同的設計技術即將走上前臺:異步設計。 這一新技術的主要推動力來自硅技術的發(fā)展狀況。隨著硅產(chǎn)品的結構縮小到 90 納米以內(nèi),降低功耗就已成為首要事務。異步設計具有功耗低、電路更可靠等優(yōu)點,被看作是滿足這一需要的途徑。
- 關鍵字: 異步DSP;
共1條 1/1 1 |
異步dsp介紹
您好,目前還沒有人創(chuàng)建詞條異步dsp!
歡迎您創(chuàng)建該詞條,闡述對異步dsp的理解,并與今后在此搜索異步dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對異步dsp的理解,并與今后在此搜索異步dsp的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473