異步fifo 文章進(jìn)入異步fifo技術(shù)社區(qū)

用FPGA芯片實(shí)現(xiàn)高速異步FIFO的一種方法

用FPGA芯片實(shí)現(xiàn)高速異步FIFO的一種方法-現(xiàn)代集成電路芯片中，隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大。一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘帶來(lái)的一個(gè)問(wèn)題就是，如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步 FIFO（First In First Out）是解決這個(gè)問(wèn)題的一種簡(jiǎn)便、快捷的解決方案。
關(guān)鍵字： FPGA 異步FIFO

介紹了在激光告警系統(tǒng)中采用異步FIFO解決A/D數(shù)據(jù)采樣與FPGA數(shù)據(jù)處理模塊之間的不同速率匹配問(wèn)題。在分析異步FIFO設(shè)計(jì)難點(diǎn)基礎(chǔ)上，提出利用Gray碼計(jì)數(shù)器作為讀寫(xiě)地址編碼，有效地同步了異步信號(hào)，避免了亞穩(wěn)態(tài)現(xiàn)象的產(chǎn)生，給不同速率間的數(shù)據(jù)傳輸提供了一種有效的解決方案。
關(guān)鍵字：異步FIFO A/D數(shù)據(jù)采樣 FPGA

引言基于DSP的圖像采集與處理系統(tǒng)與傳統(tǒng)的PC端的系統(tǒng)相比，具有功耗低、攜帶方便、處理速度快的特點(diǎn)，被廣泛使用在圖像采集與處理領(lǐng)域。DSP(Digital Signal Process or)芯片也稱數(shù)字信號(hào)處理器，是TI公司推出的專
關(guān)鍵字：異步FIFO TVP5150 DSP 中斷 CPLD

目前數(shù)據(jù)采集系統(tǒng)朝著高速和高精度的方向發(fā)展。隨著FPGA的集成度和運(yùn)行速度的提高，可以滿足高速數(shù)據(jù)采集系統(tǒng)...
關(guān)鍵字：高速信號(hào)采集異步FIFO

1引言隨著雷達(dá)系統(tǒng)中數(shù)字處理技術(shù)的飛速發(fā)展，需要對(duì)雷達(dá)回波信號(hào)進(jìn)行高速數(shù)據(jù)采集。在嵌入式條件...
關(guān)鍵字：異步FIFO PLL 雷達(dá)數(shù)據(jù)采集

摘要：數(shù)據(jù)流在不同時(shí)鐘域間的傳遞一直是集成電路芯片設(shè)計(jì)中的一個(gè)重點(diǎn)問(wèn)題。本文通過(guò)采用異步FIFO的方式給出了這個(gè)問(wèn)題的一種解決方法，并采用Verilog 硬件描述語(yǔ)言通過(guò)前仿真和邏輯綜合完成設(shè)計(jì)。關(guān)鍵詞：異步FIFO；時(shí)鐘域；Verilog引言當(dāng)今集成電路設(shè)計(jì)的主導(dǎo)思想之一就是設(shè)計(jì)同步化，即對(duì)所有時(shí)鐘控制器件(如觸發(fā)器、RAM等)都采用同一個(gè)時(shí)鐘來(lái)控制。但在實(shí)際的應(yīng)用系統(tǒng)中，實(shí)現(xiàn)完全同步化的設(shè)計(jì)非常困難，很多情況下不可避免地要完成數(shù)據(jù)在不同時(shí)鐘域間的傳遞(如高速模塊
關(guān)鍵字： Verilog 時(shí)鐘域異步FIFO

共7條 1/1 1

您好，目前還沒(méi)有人創(chuàng)建詞條異步fifo!
歡迎您創(chuàng)建該詞條，闡述對(duì)異步fifo的理解，并與今后在此搜索異步fifo的朋友們分享。創(chuàng)建詞條