- 1.原理圖常見錯誤：(1)ERC報告管腳沒有接入信號：a.創(chuàng)建封裝時給管腳定義了I/O屬性;b.創(chuàng)建元件或放置元件時修改了不一致的grid屬性，管腳與線沒有連上;c.創(chuàng)建元件時pin方向反向，必須非pin name端連線。(2)元件跑到
- 關鍵字：
protel 技術大全
- 問：一個問題:填充時,假設布線規(guī)則中間距為20mil,但我有些器件要求100mil間距,怎樣才能自動填充?復：可以在design-->rules-->clearance constraint里加問：在protel中能否用orcad原理圖復：需要將orcad原理圖生成pro
- 關鍵字：
PROTEL 技術大全
- 問：如何將一塊實物硬制版的布線快速、原封不動地做到電腦之中？復：最快的辦法就是掃描，然后用BMP2PCB程序轉換成膠片文件，然后再修改，但你的PCB精度必須在0.2MM以上。BMP2PCB程序可在21IC上下載，你的線路板必須
- 關鍵字：
PROTEL 技術大全
- D2-D1)過孔的寄生電容會給電路造成的主要影響是延長了信號的上升時間，降低了電路的速度。舉例來說，對于一塊厚度為50Mil的PCB板，如果使用內徑為10Mil，焊盤直徑為20Mil的過孔，焊盤與地鋪銅區(qū)的距離為32Mil,則我們
- 關鍵字：
PROTEL 技術大全
- 輸入網表時，設計規(guī)則已隨網表輸入進PowerPCB了。如果修改了設計規(guī)則，必須同步原理圖，保證原理圖和PCB的一致。除了設計規(guī)則和層定義外，還有一些規(guī)則需要設置，比如Pad Stacks，需要修改標準過孔的大小。如果設計者
- 關鍵字：
PROTEL 技術大全
- 1.原理圖常見錯誤：（1）ERC報告管腳沒有接入信號：a. 創(chuàng)建封裝時給管腳定義了I/O屬性；b.創(chuàng)建元件或放置元件時修改了不一致的grid屬性，管腳與線沒有連上；c. 創(chuàng)建元件時pin方向反向，必須非pin name端連線。（2）元
- 關鍵字：
PROTEL 技術大全
技術大全介紹
您好，目前還沒有人創(chuàng)建詞條技術大全!
歡迎您創(chuàng)建該詞條，闡述對技術大全的理解，并與今后在此搜索技術大全的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
