<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> 抽象級(jí)別

          Verilog HDL基礎(chǔ)知識(shí)3之抽象級(jí)別

          • Verilog可以在三種抽象級(jí)別上進(jìn)行描述:行為級(jí)模型、RTL級(jí)模型和門(mén)級(jí)模型。行為級(jí)(behavior level)模型的特點(diǎn)如下。1、它是比較高級(jí)的模型,主要用于testbench。2、它著重于系統(tǒng)行為和算法描述,不在于系統(tǒng)的電路實(shí)現(xiàn)。3、它不可以綜合出門(mén)級(jí)模型。4、它的功能描述主要采用高級(jí)語(yǔ)言結(jié)構(gòu),如module、always、initial、fork/join/task、function、for、repeat、while、wait、event、if、case、@等。RTL級(jí)(register tr
          • 關(guān)鍵字: FPGA  verilog HDL  抽象級(jí)別  
          共1條 1/1 1

          抽象級(jí)別介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條抽象級(jí)別!
          歡迎您創(chuàng)建該詞條,闡述對(duì)抽象級(jí)別的理解,并與今后在此搜索抽象級(jí)別的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();