數(shù)字信號(hào)處理器(dsp) 文章進(jìn)入數(shù)字信號(hào)處理器(dsp)技術(shù)社區(qū)

DSP 技巧：直流消除

我們使用模數(shù) (A/D) 轉(zhuǎn)換器對(duì)模擬信號(hào)進(jìn)行數(shù)字化時(shí)，轉(zhuǎn)換器的輸出通常包含一些小的 DC 偏差：即數(shù)字化時(shí)間樣本的平均值不為零。該 DC 偏差可能來自原始信號(hào)模擬信號(hào)或 A/D 轉(zhuǎn)換器內(nèi)的缺陷。當(dāng)我們使用模數(shù) (A/D) 轉(zhuǎn)換器對(duì)模擬信號(hào)進(jìn)行數(shù)字化時(shí)，轉(zhuǎn)換器的輸出通常包含一些小的 DC 偏差：即數(shù)字化時(shí)間樣本的平均值不為零。該 DC 偏差可能來自原始信號(hào)模擬信號(hào)或 A/D 轉(zhuǎn)換器內(nèi)的缺陷。數(shù)字信號(hào)處理中直流偏置污染的另一個(gè)來源是當(dāng)我們將離散序列從 B 位表示截?cái)酁樾∮?B 位的字寬時(shí)。無論來源
關(guān)鍵字： DSP

使用音頻增強(qiáng)型 DMA 加速復(fù)雜的音頻 DSP 算法

音頻工程師面臨的挑戰(zhàn)是設(shè)計(jì)設(shè)備，提供更好的音頻保真度，支持更多音頻通道，處理更高的采樣率和位深度，同時(shí)保持緊張的實(shí)時(shí)處理預(yù)算。音頻工程師面臨的挑戰(zhàn)是設(shè)計(jì)設(shè)備，提供更好的音頻保真度，支持更多音頻通道，處理更高的采樣率和位深度，同時(shí)保持緊張的實(shí)時(shí)處理預(yù)算。在許多音頻應(yīng)用中，系統(tǒng)性能的主要瓶頸是音頻數(shù)據(jù)的高效移動(dòng)。多年來，數(shù)字信號(hào)處理器 (DSP) 架構(gòu)引入了各種創(chuàng)新，從 DSP 內(nèi)核卸載了許多 I/O 或數(shù)據(jù)移動(dòng)任務(wù)，使其能夠?qū)Ｗ⒂谛盘?hào)處理任務(wù)。直接內(nèi)存訪問 (DMA) 引擎是當(dāng)今大多數(shù)高性能 DSP 的關(guān)鍵
關(guān)鍵字： DMA DSP

使用可編程邏輯進(jìn)行高效且有效的 DSP 設(shè)計(jì)

IP 語音 (VoIP) 已成為有線和無線電信設(shè)備制造商增長快的應(yīng)用之一。VoIP 不僅為終用戶提供了經(jīng)濟(jì)實(shí)惠的語音通話接入，而且還使媒體網(wǎng)關(guān)設(shè)計(jì)人員能夠設(shè)計(jì)出滿足多種不同目的的設(shè)備——這種情況通常會(huì)給雙方帶來成本效益。IP 語音 (VoIP) 已成為有線和無線電信設(shè)備制造商增長快的應(yīng)用之一。VoIP 不僅為終用戶提供了經(jīng)濟(jì)實(shí)惠的語音通話接入，而且還使媒體網(wǎng)關(guān)設(shè)計(jì)人員能夠設(shè)計(jì)出滿足多種不同目的的設(shè)備——這種情況通常會(huì)給雙方帶來成本效益。如果是網(wǎng)絡(luò)電話、然而，事實(shí)恰恰相反。隨著 VoIP 獲得越來越多的認(rèn)
關(guān)鍵字：可編程邏輯 DSP

基于RK3399平臺(tái)的3D人臉建模設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種基于RK3399平臺(tái)的3D人臉建模設(shè)計(jì)與實(shí)現(xiàn)方案，主要應(yīng)用場(chǎng)景是醫(yī)美行業(yè)魔鏡系列產(chǎn)品。有別于傳統(tǒng)的醫(yī)美魔鏡方案，本方案設(shè)計(jì)基于人臉高精度掃描貼圖算法，采用高精度2D+3D攝像頭，實(shí)時(shí)數(shù)據(jù)DSP預(yù)處理，實(shí)現(xiàn)3D精準(zhǔn)建模，真實(shí)呈現(xiàn)人臉細(xì)節(jié)特征。
關(guān)鍵字： 202306 醫(yī)美 3D建模 RK3399 DSP

MediaTek Filogic 130A Wi-Fi 6 IoT 邊緣運(yùn)算語音辨識(shí)方案

聯(lián)發(fā)科技 MediaTek 全新無線連網(wǎng)系統(tǒng)單芯片F(xiàn)ilogic 130A （ MT7933 ），整合了微控制器 ( MCU )、AI 引擎、Wi-Fi 6 和藍(lán)牙 5.2 及電源管理單元 ( PMU )、獨(dú)立音訊數(shù)位訊號(hào)處理器 ( DSP ) 采用高度整合設(shè)計(jì)，可為小尺寸裝置提供節(jié)能、可靠及高效的網(wǎng)路連接，是各類物聯(lián)網(wǎng) ( IoT ) 裝置的最佳選擇。全球疫情加速數(shù)位轉(zhuǎn)型、智慧物聯(lián)網(wǎng)發(fā)展進(jìn)程。對(duì)抗疫情散播的非接觸式設(shè)備同樣地大力投入發(fā)展。無須用手接觸、眼睛也無須轉(zhuǎn)移注意的語音使用者界面（ VUI ）同
關(guān)鍵字： MTK MediaTek MT7933 Filogic 130A Wi-Fi 6 BT BLE voice assistant local voice DSP VAD AEC WWE Filogic 130 MT7931 VUI

DSP 中數(shù)字下變頻的基礎(chǔ)知識(shí)

數(shù)字下變頻是一種數(shù)字信號(hào)處理技術(shù)，廣泛用于數(shù)字無線電接收機(jī)。本文將回顧數(shù)字下變頻器 (DDC) 的基礎(chǔ)知識(shí)。我們將首先了解使用 DDC 而不是模擬對(duì)應(yīng)物的優(yōu)勢(shì)。然后，我們將討論一個(gè)示例并探索 DDC 的基本操作。本文討論數(shù)字下變頻，這是一種廣泛用于數(shù)字無線電接收器的數(shù)字信號(hào)處理技術(shù)。數(shù)字下變頻是一種數(shù)字信號(hào)處理技術(shù)，廣泛用于數(shù)字無線電接收機(jī)。本文將回顧數(shù)字下變頻器 (DDC) 的基礎(chǔ)知識(shí)。我們將首先了解使用 DDC 而不是模擬對(duì)應(yīng)物的優(yōu)勢(shì)。然后，我們將討論一個(gè)示例并探索 DDC 的基本操作。要了
關(guān)鍵字： DSP

捷聯(lián)慣性導(dǎo)航計(jì)算機(jī)系統(tǒng)架構(gòu)發(fā)展綜述

為了滿足捷聯(lián)導(dǎo)航計(jì)算機(jī)高精度、低成本、低功耗和小型化的要求，本文針對(duì)捷聯(lián)導(dǎo)航計(jì)算機(jī)進(jìn)行研究。首先介紹慣性導(dǎo)航的基本概念，引出捷聯(lián)慣性導(dǎo)航計(jì)算機(jī)這一概念。然后簡(jiǎn)單分析了導(dǎo)航計(jì)算機(jī)的基本工作任務(wù)。再從硬件架構(gòu)上分類列舉了五類不同的硬件實(shí)現(xiàn)方式，并分析它們的優(yōu)勢(shì)和不足。最后對(duì)未來捷聯(lián)導(dǎo)航計(jì)算機(jī)的發(fā)展進(jìn)行了進(jìn)一步展望。
關(guān)鍵字： 202302 捷聯(lián)慣性導(dǎo)航導(dǎo)航計(jì)算機(jī) DSP FPGA

深圳將出臺(tái)21條促進(jìn)半導(dǎo)體與集成電路高質(zhì)量發(fā)展“新政”

《征求意見稿》提出重點(diǎn)支持高端通用芯片、專用芯片和核心芯片、化合物半導(dǎo)體芯片等芯片設(shè)計(jì)；硅基集成電路制造；氮化鎵、碳化硅等化合物半導(dǎo)體制造，從多個(gè)層面全面培育發(fā)展深圳半導(dǎo)體與集成電路產(chǎn)業(yè)集團(tuán)的發(fā)展，深入資金、平臺(tái)、政策、人才、產(chǎn)業(yè)園區(qū)等多方面的支持。國際電子商情10日訊深圳市發(fā)展和改革委員會(huì)日前發(fā)布了《深圳市關(guān)于促進(jìn)半導(dǎo)體與集成電路產(chǎn)業(yè)高質(zhì)量發(fā)展的若干措施（征求意見稿）》（下稱《若干措施》）?！度舾纱胧诽岢鲋攸c(diǎn)支持高端通用芯片、專用芯片和核心芯片、化合物半導(dǎo)體芯片等芯片設(shè)計(jì)；硅基集成電路制造；氮化鎵、
關(guān)鍵字： CPU GPU DSP FPGA IC設(shè)計(jì)

CEVA 和FLEX LOGIX宣布成功推出首款具有嵌入式 FPGA 的 DSP 芯片，以支持靈活/可更改的指令集架構(gòu)

可重構(gòu)計(jì)算解決方案、架構(gòu)和軟件的領(lǐng)先供應(yīng)商Flex Logixò Technologies, Inc.與全球領(lǐng)先的無線連接和智能傳感技術(shù)及集成IP解決方案的授權(quán)許可廠商CEVA, Inc.宣布成功推出世界上第一個(gè)集成CEVA-X2 DSP指令擴(kuò)展接口的 Flex Logix EFLX? 嵌入式FPGA (eFPGA)芯片產(chǎn)品。這款A(yù)SIC器件稱為 SOC2，支持靈活和可更改的指令集，以滿足要求嚴(yán)苛且不斷變化的處理工作負(fù)載。該產(chǎn)品由 Bar-Ilan大學(xué) SoC 實(shí)驗(yàn)室設(shè)計(jì)，并采用臺(tái)積電16
關(guān)鍵字： CEVA FPGA DSP

基于EtherCAT的DSP應(yīng)用軟件在線更新方法研究*

主要研究使用EtherCAT總線在線更新TI C2000系列DSP應(yīng)用軟件的方法。移植EtherCAT總線從站到C2000系列DSP上，針對(duì)C2000系列DSP設(shè)計(jì)編寫了相應(yīng)的BootLoader程序，開發(fā)了簡(jiǎn)單的應(yīng)用程序。試驗(yàn)研究表明：使用此方法可以在線快速通過EtherCAT總線更新C2000系列DSP的應(yīng)用程序，此方法有效。
關(guān)鍵字： EtherCAT 在線更新 DSP 202009

一種基于FPGA的BiSS編碼器解碼器設(shè)計(jì)

BiSS協(xié)議是一種高速同步串行通信協(xié)議，使用BiSS協(xié)議的編碼器有利于提高伺服控制系統(tǒng)的動(dòng)態(tài)性能，在高精度絕對(duì)式編碼器中應(yīng)用廣泛。本文在分析BiSS協(xié)議數(shù)據(jù)幀特點(diǎn)的基礎(chǔ)上，利用FPGA設(shè)計(jì)了BiSS協(xié)議編碼器解碼器，采集了BiSS協(xié)議編碼器位置數(shù)據(jù)和總線波形，通過與DSP聯(lián)合使用，基于BiSS協(xié)議編碼器對(duì)永磁同步電機(jī)的動(dòng)態(tài)性能進(jìn)行了驗(yàn)證，結(jié)果表明該設(shè)計(jì)的合理性。
關(guān)鍵字： BiSS FPGA 編碼器 DSP 202108

基于EG4A20BG256和AD7403的電流采樣電路設(shè)計(jì)

AD7403是一種Σ-Δ型模數(shù)轉(zhuǎn)換器，廣泛應(yīng)用于需要電氣隔離的伺服控制電機(jī)相電流采集場(chǎng)合。EG4A20BG256是一種國產(chǎn)FPGA，適用于伺服控制系統(tǒng)信號(hào)采集﹑接口擴(kuò)展等應(yīng)用場(chǎng)景。本文基于EG4A20BG256 FPGA設(shè)計(jì)了AD7403模數(shù)轉(zhuǎn)換器接口電路，采集永磁同步電機(jī)相電流，并與伺服控制電路內(nèi)霍爾電流傳感器和DSP采樣結(jié)果進(jìn)行了對(duì)比。結(jié)果表明，EG4A20BG256 FPGA可以通過AD7403模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)對(duì)永磁同步電機(jī)相電流的準(zhǔn)確采集。
關(guān)鍵字： AD7403 EG4A20BG256 FPGA DSP 永磁同步電機(jī) 202105

一種BiSS協(xié)議的編碼器數(shù)據(jù)讀取方法

摘要：針對(duì)目前BiSS協(xié)議編碼器數(shù)據(jù)讀取多采用FPGA實(shí)現(xiàn)的實(shí)際情況，文中介紹一種基于XMC4500微控制器的BiSS協(xié)議編碼器數(shù)據(jù)讀取實(shí)現(xiàn)方案。采用該方案，可將使用BiSS協(xié)議編碼器的伺服系統(tǒng)控制電路常用的DSP+FPGA雙控制器架構(gòu)方式簡(jiǎn)化為XMC4500單控制器方式，在一定程度上降低了硬件成本和開發(fā)難度。用該方案采集BiSS協(xié)議編碼器數(shù)據(jù)的實(shí)物平臺(tái)，使用LabVIEW顯示對(duì)讀取的數(shù)據(jù)，并與電機(jī)自帶增量編碼器值進(jìn)行對(duì)比，同時(shí)記錄BiSS協(xié)議編碼器實(shí)際數(shù)據(jù)波形圖，結(jié)果表明，該方案具有較高的采樣速率和較好
關(guān)鍵字： 202106 BiSS XMC4500 DSP FPGA LabVIEW

5G毫米波基帶數(shù)據(jù)傳輸?shù)难芯颗c實(shí)現(xiàn)

隨著通信技術(shù)的快速發(fā)展，5G已經(jīng)正式商用，5G的6G以下波段對(duì)傳輸有很高的要求，在6G以上的毫米波段要求的信號(hào)帶寬更大，數(shù)據(jù)傳輸速率更高，高速大帶寬信號(hào)要求基帶信號(hào)處理的速度將大大增加，對(duì)極高速數(shù)據(jù)流的實(shí)時(shí)處理和解析使測(cè)試變得更加困難，本文主要是研究與設(shè)計(jì)毫米波基帶數(shù)據(jù)的傳輸與實(shí)現(xiàn)：前端DA的研究與設(shè)計(jì)、傳輸鏈路的FPGA實(shí)現(xiàn)以及毫米波數(shù)據(jù)的DSP接收處理過程，最后把實(shí)現(xiàn)流程成功應(yīng)用到5G測(cè)試儀表之中，驗(yàn)證了設(shè)計(jì)的正確性。
關(guān)鍵字： 202104 毫米波 FPGA 基帶數(shù)據(jù) DSP

一種基于C64系列DSP的千兆以太網(wǎng)通信接口設(shè)計(jì)

在實(shí)時(shí)處理系統(tǒng)中，DSP與主控模塊的通信能力已經(jīng)成為系統(tǒng)處理的瓶頸。千兆以太網(wǎng)具有速率高、成本低和穩(wěn)定性好的優(yōu)點(diǎn)，可滿足DSP與主控模塊數(shù)據(jù)傳輸?shù)男枰Ｒ訲I公司的TMS320TCI6487 DSP芯片和Marvell公司的88E1111物理層芯片為例，對(duì)硬件電路、千兆以太網(wǎng)的網(wǎng)口驅(qū)動(dòng)程序、基于SYS/BIOS和NDK的TCP協(xié)議進(jìn)行研究，在TMS320TCI6487實(shí)現(xiàn)了TCP通信。實(shí)驗(yàn)結(jié)果顯示，基于DSP的千兆以太網(wǎng)傳輸速率可達(dá)到960 Mbps。
關(guān)鍵字： DSP 千兆以太網(wǎng) SYS/BIOS NDK TCP