EEPW首頁(yè) >>
主題列表 >>
時(shí)序匹配設(shè)計(jì)
時(shí)序匹配設(shè)計(jì) 文章 進(jìn)入時(shí)序匹配設(shè)計(jì)技術(shù)社區(qū)
嵌入式邏輯分析儀在FPGA時(shí)序匹配設(shè)計(jì)中的應(yīng)用(07-100)
- 引言 隨著FPGA器件規(guī)模的不斷增加、封裝密度不斷提高，傳統(tǒng)邏輯分析儀在FPGA板級(jí)調(diào)試中的應(yīng)用日益困難。為此，主流FPGA廠商相繼在其開發(fā)工具中增加了嵌入式邏輯分析儀(ELA) IP軟核，如Lattice在ispLEVER中提供的ispTRACY，Xilinx在ISE中提供的ChipScopePro，Altera在Quartus II提供中的Signal Tap II等。ELA在FPGA內(nèi)部預(yù)先設(shè)計(jì)探測(cè)點(diǎn)和測(cè)試邏輯，可在軟件工具的配合下對(duì)FPGA設(shè)計(jì)進(jìn)行較全面的測(cè)試。采用ELA，只需用JTAG
- 關(guān)鍵字： 邏輯分析儀 時(shí)序匹配設(shè)計(jì)
| 共1條 1/1 1 |
時(shí)序匹配設(shè)計(jì)介紹
您好，目前還沒(méi)有人創(chuàng)建詞條時(shí)序匹配設(shè)計(jì)!
歡迎您創(chuàng)建該詞條，闡述對(duì)時(shí)序匹配設(shè)計(jì)的理解，并與今后在此搜索時(shí)序匹配設(shè)計(jì)的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)時(shí)序匹配設(shè)計(jì)的理解，并與今后在此搜索時(shí)序匹配設(shè)計(jì)的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473