<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> 核查指令verilog

          采用通用核查指令降低Verilog設(shè)計(jì)中命題的復(fù)雜性

          • 對(duì)于集成電路設(shè)計(jì)工程師來(lái)說(shuō),把設(shè)計(jì)要點(diǎn)用命題注釋可以提高程序的可讀性,但是這會(huì)引出在綜合過(guò)程中如何利用命題,并防止對(duì)命題綜合從而影響邏輯輸出的問(wèn)題。本文比較了在Verilog 或 VHDL語(yǔ)言程序中不同的命題方法進(jìn)行硬件設(shè)計(jì)驗(yàn)證的優(yōu)點(diǎn)和缺點(diǎn),所提出的白盒驗(yàn)證工具能夠降低命題的復(fù)雜性。
          • 關(guān)鍵字: 核查指令Verilog  
          共1條 1/1 1

          核查指令verilog介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條核查指令verilog!
          歡迎您創(chuàng)建該詞條,闡述對(duì)核查指令verilog的理解,并與今后在此搜索核查指令verilog的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();