EEPW首頁(yè) >>
主題列表 >>
流水線操作
流水線操作 文章 進(jìn)入流水線操作技術(shù)社區(qū)
四種常用FPGA/CPLD設(shè)計(jì)思想與技巧之流水線操作
- FPGA/CPLD設(shè)計(jì)思想與技巧之流水線操作本系列討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧:乒乓操作、串并轉(zhuǎn)換、流...
- 關(guān)鍵字: CPLD設(shè)計(jì) FPGA 流水線操作 設(shè)計(jì)思想 串并轉(zhuǎn)換 RAKE接收機(jī) 單流 設(shè)計(jì)手段 流水線設(shè)計(jì) 操作時(shí)間
四種常用FPGA/CPLD設(shè)計(jì)思想與技巧之串并轉(zhuǎn)換
- 本系列討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧:乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化,都是FPGA/CP...
- 關(guān)鍵字: 串并轉(zhuǎn)換 CPLD設(shè)計(jì) 時(shí)序設(shè)計(jì) 設(shè)計(jì)思想 設(shè)計(jì)技巧 FPGA設(shè)計(jì) 狀態(tài)機(jī) prl_temp 寄存器 流水線操作
共2條 1/1 1 |
流水線操作介紹
與哈佛結(jié)構(gòu)相關(guān),DSP芯片廣泛采用流水線以減少指令執(zhí)行時(shí)間.從而增強(qiáng)了處理器的處理能力。要執(zhí)行一條DSP指令需要通過(guò)取指令、譯碼、取操作數(shù)和執(zhí)行等幾個(gè)階段、DSP的流水線是指它的幾個(gè)階段在程序執(zhí)行過(guò)程中是重疊的,即在執(zhí)行本條指令的同時(shí),下面的3條指令也依次完成了取操作數(shù)、譯碼、取指令的操作。換句話說(shuō),在每個(gè)指令周期內(nèi)。4條不同的指令處于激活狀態(tài).每條指令處于不同的階段。正是利用這種流水線機(jī)制、保證 [ 查看詳細(xì) ]
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473